This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/TDA2:关于 tda2 DDR 总线的效率

Guru**** 2117280 points
Other Parts Discussed in Thread: TDA2SX
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/778845/linux-tda2-about-the-efficiency-of-the-tda2-ddr-bus

器件型号:TDA2

工具/软件:Linux

我们当前的问题:当 DVR 功能始终打开时、如果我们要添加其他功能、DDR 总线的效率将会降低、从而导致其他 CPU 性能下降、并且无法充分利用 TDA2Sx 芯片的性能。

问题1: 目前我们的硬件设计 TDA2 DDR 带宽超过8、000 MB、但为什么下图所示 emif1和 emif2端口的 DDR 带宽超过4、000 MB? 它的主要影响因素是什么? (我们没有使用 ECC DDR)

我的问题2:我们如何优化 IVA 模块? IVA 模块访问 DDR 的频率降低到大约500Mb/s  如下面的红色框所示、IVA 访问 DDR 频率占 DDR 总带宽的55%。

 目前、我们使用的 DVR 解决方案是捕获4个1280x720p@30帧的通道、将4个原始图像拼接成1个通道2560*1440图像、然后输入到编码模块以生成 H264代码流、最后将 H264代码流封装为 MP4文件。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng:

    根据经验、DDR 效率是理想吞吐量的60%。 因此、如果您有2个交错式 EMIF、则您会看到通常为2 x 532 x 2 x 4 x 0.6 = 5107.2Mbps。

    在您的情况下、IVA 负载似乎会随着其他启动器而降低。 您可以尝试在 IVA 上放置一个带宽调节器来设置最小带宽。 如需了解更多详细信息 、请参阅 www.ti.com/.../sprabx1a.pdf 应用手册的第3.1节"带宽稳压器"。

    另请参阅 www.ti.com/.../sprabx0.pdf 第4.2节中的 IVA 带宽稳压器的示例伪实时视频子系统性能(fps)

    谢谢、此致、
    Piyali
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Piyali

    关于带宽稳压器设置、我们目前正在使用 TI SDK 中的默认设置、我们尚未确认该功能已启用。

    您是不是,我们的软件需要根据 SDK 的默认设置进行调整?

    谢谢、此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng:

    是的、默认 SDK 不会设置带宽稳压器、因为这取决于最终用例。

    您可以在 vision_sdk\links_fw\src\rtos\utils_common\src\tda2xx\utils_L3_EMIF_BW.c Utils_setBWRegulator 中看到参考 API 来设置此 API。

    谢谢、此致、
    Piyali
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Piyali、

    我们已调试了相应的 API、但未达到预期的结果。

    通过上面的屏幕截图和我们的 DVR 解决方案、我们想知道为什么 IVA 模块将占用1574Mb/s 的带宽。 您能解释一下具体流程、以便我们能够评估哪些地方可以降低要求或优化配置。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng:

    您能不能帮助我们了解到您到目前为止完成的调试?

    进行调试的方法是、您应首先考虑能够实现预期 IVA FPS 的 IVA 带宽。
    这是您可以在轻载系统中测量的结果。

    获得此编号后、您可以使用此 IVA 带宽将其设置为 BW 稳压器、以便在其他启动器生成到 DDR 的流量时、IVA 能够在系统中获得所需的优先级。

    如果这不起作用、最好查看系统中是否有任何启动器生成高峰流量(典型的候选对象是 GPU、VPE、BB2D)。 这些启动器将生成峰值流量并提前完成、即使其平均 BW 要求可能不是很高。 然后在这些 IP 上设置带宽限制器将有助于维持平均带宽、而不会影响其他启动器。

    谢谢、此致、
    Piyali
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Feng:

    我们没有听到您对这个问题的反馈。 我希望您能够继续。

    谢谢、此致、

    Piyali

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Piyali,

    您建议使用什么方法来解决某些模块在使用 DDR 时瞬间使用高带宽值的情况?

    如果使用 DDR 的某些模块的平均值较高、则您的方法可能无法正常工作。 如果将 IVA 模块的平均值降低到每秒500MB、我们担心编码的帧速率会下降。您同意我的说法吗?

    谢谢、此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng:

    正确、如果所有模块的平均 DDR 流量总和高于器件可以支持的数据、 然后、您需要通过规格折衷或在一定程度上优化内部存储器与 DDR 存储器的利用率来优化 DDR 流量。

    在平均总带宽低于 DDR 吞吐量实际限制的情况下、峰值流量发生器的带宽限制器、优先级设置和需要提升的流量的带宽调节器组合。

    您的帖子中不清楚您到目前为止尝试了哪些内容。 如果您能帮助我们了解到您到目前为止尝试了哪些设置以及设置这些设置的影响、我们可以帮助您更好地完成。

    谢谢、此致、
    Piyali
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Piyali,

    附件是我们尝试配置带宽的内容、请帮助我们了解它是否可以进行优化。

    我们的测试结果、当修改总线优先级配置时、使用 DMA 的 IVA 模块的带宽似乎更高、并且 IVA 模块将会丢失帧。

    此外、之前的答复提到 DDR 可用于理想状态的60%。 如何测试、请提供测试 plan.e2e.ti.com/.../utils_5F00_l3_5F00_emif_5F00_bw.c

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng:

    我看到您已附加 Vision SDK API 文件、而不是您在系统中使用的实际配置。
    我不太理解这句话:“修改总线优先级配置时,使用 DMA 的 IVA 模块的带宽会更高,而且 IVA 模块会丢失帧。”

    如果将 IVA 优先级更改为更高、则会将 BW 增加到 IVA 能够满足用例要求的级别、那么您不应观察到帧丢失。

    DDR 理想吞吐量的<60%是您在用例中应该计划的目标。 您可以查看器件 www.ti.com/.../sprac21.pdf 部分19.2的性能应用手册、了解在裸机环境中测量的数据、而无需软件开销。

    谢谢、此致、
    Piyali