This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:Code Composer Studio
大家好:
我设计了一个定制板(电路板 A)、具有两个 FPGA:7K325T 和7V690T、还有一个 DSP:TMS320C6678。
现在、DSP 的电源和时钟由7K325T 控制、 通过已编程的位、DSP 已成功初始化。
所有没有 SRIO (介于7V690T 和 C6678之间) 字的接口都正常、包括 PCIe、SPI、I2C、EMIF (不使用 GE 和超链接、因此 不连接)。
7K325T 和7V690T 之间的 SRIO 接口正常、因此我认为7V690T 的电路正常。
我尝试 使用4个 x1 1.25G 接口初始化 c6678、也无法设置链接。
我已经检查过电路、没有发现任何问题。
我有另 一个定制板(板 B)、具有两个7V415T 和两个 TMS320C6678、也具有 FPGA 和 DSP 之间的 SRIO。 DSP 的 SRIO 接口测试代码在此板上是可以的,因此我认为代码是可以的。
两 个定制板之间的差异如下:
1) A 板为 TMS320C6678ACYP,B 板为 TMS320C6678ACYPA;
2) 2)电路板 A 使用 UCD9222+UCD7242为 CVDD 和 CVDD1供电、其他电源由 LTM4644供电。
电路板 B 使用 UCD9222+UCD7242为两个 DSP 的 CVDD 供电、 其他电源由 LTM4644供电。
3) 3) B 板使用 GE 和超链接接口、因此 连接了相应的引脚。
您能就这个问题给我一些建议吗?
谢谢。
祝你一切顺利!
您好、Xiang、
很难从远处调试这些类型的问题。 您使用的是不同的 FPGA 和不同的电路板、因此问题可能出在 7V690T 中的 SRIO 实现、也可能是电路板上的布线问题。 我认为您提到的功率差异不会产生任何影响。 您是否使用相同的时钟方案和发生器? 两个电路板之间的布线是否存在显著差异、例如长度、层、参考平面? 如果尝试以较慢的速度运行接口、SRIO 是否会运行?
此致、Bill
您好 Bill:
感谢您的回复。
现在、我尝试将 FPGA 的参考时钟和 DSP 的参考时钟从同一 个晶体设置为相同的晶体、然后链路正常、LAN 速度可以 x5 5.0Gbps 运行。 但具有相同参考时钟源的 SRIO 链接伙伴不需要该时钟。
谢谢。
祝你一切顺利!
Xiang Song。
您好、Xiang Song、
通常、如果接口使用公共时钟但不使用单独的时钟、则接口的一端或两端具有不符合抖动要求的时钟源。 我很高兴您能够使用通用时钟使链路正常工作。 这是可行的解决方案吗?
此致、Bill