您好、TI
目前、我们已在我们的平台中禁用了该功能。 但有时我们曾遇到一些随机存储器错误。
我们希望在我们的平台中启用 ECC。 但我们不确定如何测试该功能在启用时是否正常工作。
您是否有任何测试用例需要注入错误以及如何评估 ECC 是否正常工作
Br
TAM 转接
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、TI
目前、我们已在我们的平台中禁用了该功能。 但有时我们曾遇到一些随机存储器错误。
我们希望在我们的平台中启用 ECC。 但我们不确定如何测试该功能在启用时是否正常工作。
您是否有任何测试用例需要注入错误以及如何评估 ECC 是否正常工作
Br
TAM 转接
Tam tran,
该主题可能会有所帮助
此致
Shankari G
亲爱的 Shankari
感谢您的回复。
参考主题包含指向"7750.BuildStrouly System on KeyStone Devices.pdf"的链接
在3.4节 DDR3 ECC 中、有一个注意事项:
"DDR ECC 函数验证:DDR ECC 函数无法由软件验证
机械方法。 TI 在实验室中验证这一点的方法是启用 ECC、写入 DDR3存储器
然后使用一根导线将其中一个 DDR 数据引脚接地、并通过读回该引脚来生成
示例。
DDR ECC 验证仍在进行中。 本部分将在更新后更新
验证完成。"
您知道 TI 是否还需要采取其他措施来完成本次考核?
是否有任何较新版本的"在 KeyStone 器件上构建稳健可靠的系统"
Br
TAM 转接
TAM 转接、
是否有任何更新版本的"在 KeyStone 器件上构建强大的系统"[/报价]据我所知、答案是"不"
您知道 TI 是否还有其他措施来完成此验证?让我来检查一下并更新一下您的情况。
此致
Shankari G
[/quote]
Tam tran,
我要求更新,但不幸的是,没有回复。。 这意味着/指示、在此文档之后没有发布进一步的详细信息: "7750.Build强健的系统 on KeyStone Devices.pdf"
此致
Shankari G
您好、Shankari
这也就意味着 TI 的 Keystone 平台不支持 ECC、还是意味着我们应该"相信" ECC 功能可以发挥作用?
我还有一个关于 TI 低级平台配置的问题:
uint8_t ECC;
/**<1:初始化存储器 ECC 检查。 如果为0、则不会禁用它们、但会禁用默认上电状态。 */
如果在低级配置期间将"ECC"设置为0、这意味着什么? 这意味着:"它们未被禁用、但默认上电状态为禁用"
如果 ECC 设置为"1"、然后在运行时设置为"0"、DDR3会有什么影响?
Br
TAM 转接
*** 从低级别初始化""""""""""""""""""""""""""""""""""""""""TI 结构
/**
*@简短本结构包含要初始化的外设。 它提供了基本的电路板初始化。
*闪存和字符设备在打开时被初始化和控制。
*
*@评论
*应用程序调用 platform_init() API 时,将设置初始化标志
*板初始化,默认情况下所有标志都设置为1。
*/
typedef 结构{
uint8_t PLL;
/**<1:初始化 PLL */
uint8_t DDR;
/**<1:初始化 DDR */
uint8_t tcsl;
/**<1:初始化时间戳计数器(低)寄存器*//* 2011年6月2日-此标志现已弃用,TCSL 始终被初始化*/
uint8_t phy;
/**<1:初始化 PHY 及其相关组件*/
uint8_t ECC;
/**<1:初始化存储器 ECC 检查。 如果为0、则不会禁用它们、但会禁用默认上电状态。 */
} platform_init_flags;
TAM:
器件 e2e.ti.com/.../7750.Build-Robust-System-on-KeyStone-Devices-_2800_2_2900_.pdfhas第3章标记为初始、 包含有关每个存储器 EDC /ECC 功能的所有详细说明、以及示例代码和应用手册。
令人惊讶的是,您询问相同的 ECC 功能支持问题!!! 在梯形平台上…
表2. KeyStone 存储器中的 EDC /ECC 机制实现
Memory || error detection || Error correction || 细分段行大小
L1P 1位、不适用64位
CorePac L2 2位1位128位
共享 L2 (MSMC) 2位1位
256位 DDR 2位1位64位
——
让我来看看您关于平台初始化 API 的问题并回来...
此致
Shankari G
TAM:
例如、
在 Processor SDK 6.3的平台测试代码中、
"test_nand"函数测试 4位 HW ECC。
--
"evmc665x_nand.c"中提供了必要的 ECC 相关函数。
——
从中提取 evmc665x_nand.c
静态 uint32_t NandConfig (void)
{
/*配置和 FCR 寄存器 8位 NAND、4位 HW ECC */
hEmif16Cfg->A0CR =(0 \
|(0 << 31)/* selectStrobe */\
|(0 << 30)/* extWait (从不使用 NAND)*/\
|(0xF << 26)/* writeSetup 10ns */\
|(0x3f << 20)/* writeStrobe 40ns */\
|(7 << 17)/* writeHold 10ns */\
|(0xF << 13)/* readSetup 10ns */\
|(0x3f << 7)/* readStrobe 60ns */\
|(7 << 4)/* readHold 10ns */\
|(3 << 2)/*周转时间40 ns */\
|(0 << 0);/* asyncSize 8位总线*/\
CSL_fins (hEmif16Cfg->NANDFCTL、EMIF16_NANDFCTL_CE0NAND、CSL_EMIF16_NANDFCTL_CE0NANIND_ENABLE);
CSL_fins (hEmif16Cfg->NANDFCTL、EMIF16_NANDFCTL_4BIT_ECC_SEL、CSL_EMIF16_NANDFCTL_4BIT_ECC_RESETVAL);
希望这有助于检查"DDR3-EMIF-NAN"的 ECC 特性
此致
Shankari G