[参考译文] AM6442：为什么在 Linux SDK 引导中为 AM6442 R5内核设置 CPSR A 位

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1212451/am6442-why-cpsr-a-bit-is-set-for-am6442-r5-core-in-linux-sdk-boot

器件型号：AM6442

尊敬的团队：

在我们找到的引导流程之后、在 R5内核中设置了 CPSR 的 A 位、处理器 Linux SDK 版本为8.4。这是正常的吗？您是否发现此问题？

如图所示、该位由某些异常自动置位、是特权软件写入的、因此发生了一些异常。

谢谢。

jimin.li

2 年多前

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、jimin：

在引导流程的哪个阶段、您将检查 CPSR 寄存器并观察设置为1的 A 位。

此致、

Prashant

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Prashant：

我不确定 A 位何时设置为1。在 R5fs0-0进入由 R5 spl tiboot3.bin 加载和运行的内核之前检查该位。

谢谢。

jimin.li

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 jimin.li：

我已将问题重新分配给我们的引导专家。他很快就会联系到。

此致、Andreas

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！
>>>
屏蔽位、位[8：6]
屏蔽位禁用一些异步异常。这三个屏蔽位是：
A、位[8]
异步中止禁用位。用于屏蔽异步中止。
I、位[7]
中断禁用位。用于屏蔽 IRQ 中断。
F、位[6]
快速中断禁用位。用于屏蔽 FIQ 中断。
<<<
当 bit=CPSR[8]=1时、将屏蔽异步中止。
我认为这里不存在问题。
此致！
-hong

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的洪先生：

感谢您的回复！

因此、此位表示屏蔽异步中止、而不会发生某些异常。

无论在内核或引导中此位是否始终为1？不需要将此位设置为0？

pengwei yu 说：
当 a bit=CPSR[8]=1 =>异步中止被屏蔽时。

谢谢，

jimin.li

0 admin 2 年多前

TI__Guru**** 2542890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

A 位设置取决于 SW/OS。
一些示例：
1/. R5 SPL

2/. A53 u-boot

3/. A53 Linux 内核

此致！

-hong

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM6442：为什么在 Linux SDK 引导中为 AM6442 R5内核设置 CPSR A 位