[参考译文] TDA4VH-Q1：USB2.0/3.1使用确认

您好！

您能否进一步解释一下这个问题是什么？

这个问题与 USB 的合规性测试有关吗？

此致、
坦迈

是芯片在开发智驾域控时硬件工程师提出的问题

这是硬件工程师在芯片开发智能驾驶域控制时提出的一个问题。

是芯片在开发智驾域控时硬件工程师提出的问题

这是硬件工程师在芯片开发智能驾驶域控制时提出的一个问题。

1.参考设计超链接只有TX通道，芯片互连2和D º C - PHY发送器CSI接口仅共享物理引脚，并且内部连接到不同的控制器？º C
1.参考设计超链接只有TX通道，芯片互连2，和D º C - PHY发射器CSI接口只共用物理引脚，内部连接不同的控制器？º C
2. PCIe 3.0和Oculink之间，硬件是否可以互连，引脚对应关系是什么

1. Hyperlink 接口是和 PCIe 类似的高速芯片到芯片存储器接口。  它包括一条高速数据路径和一条边带信号路径。  芯片和 EVM 设计支持发送和接收。

 是的、DSI-TX 和 CSI-TX 共享相同的引脚、但连接到不同的控制器。

2.我不熟悉 Oculink，但似乎是一个将 PCIe 用于互连板的布线系统。  该器件支持 PCIe、但不清楚 Oculink 包含哪些其他要求。