请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4VH-Q1 您好、TI 专家：
关于 DDR9读/写的安全机制、我们有一些关于如何实现的问题：
我们知道 SM 可以在主域内核或 MCU 域实现、并且可以在启动时或以正常方式执行。
我们的设计配置:4个2G DDR,现在我们将每个 DDR 的显示器尺寸设置为64*1024bit。
问题1：如果我们 SM 是在主域实现的、为了获得高诊断覆盖率、 根据您的经验、应该监控多少个大小的空间？ 如果您对选定的地址区域有任何建议？
问题2：如果我们在 MCU 域中实现 SM、为了获得高诊断覆盖率、 根据您的经验、应该监控多少大小的空间？ 如果您对选定的地址区域有任何建议？
问题3：我们了解到 DDR9在交错模式下工作、当判定一个故障时、我们不知道故障的哪一块 DDR 来自、我问是否确定？ 如果是、您是否有任何措施来解决该问题？
仅供参考：安全手册中 DDR9的 sreenshort。
提前感谢。
