This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1311031/processor-sdk-j784s4-sa5-multi-mastering-of-graph-and-nodes
目前、开放的 VX 节点和图形是在 A72内核中创建的。
为了实现我们的项目目的、我们还需要在主 R5F 内核中创建 Graphs and Nodes。
需要在 A72和 R5F 中创建图和节点、且必须由每个主站控制(A72节点/ 图由 A72和 R5F 节点控制/图由 R5F 控制)。 控制多个主器件中的节点。
如果可用、请向我们分享相同的申请示例。
您好！
SDK 目前不支持 OpenVX 的多台主机。 目前没有计划支持此功能。
SDK 仅支持 A72作为 OpenVX 主机。
此外、对于将 R5设置为主机、您可以遵循以下常见问题解答。
(+)[常见问题解答] TDA4VM：R5F 上的 OpenVX 主机和 A72 (Linux)上的节点目标-处理器论坛-处理器- TI E2E 支持论坛
但目前只有一个 OpenVX 主机受支持、
此致、
尼基尔
尊敬的 Nikhil：
感谢您的更新。
一些问题、如下所示、
1.当在 R5F 节点中发现故障时,如何进行恢复? 如果图表被告知故障、节点是从第一步开始、还是从故障步骤继续？
2.我们是否有在节点级别的 openVx 图上报告故障的机制？
每个节点的实现方式都是不同的。 因此、可以使用 vx_logs 将节点内逻辑故障通知给用户
如果在节点执行期间框架中有错误,例如,如果调用节点的 create_callback 时有任何错误,那么在 A72端,vxVerifyGraph()将失败,图形将不会执行。
在运行时期间、如果 MCU2_0内核崩溃、则来自 A72的 IPC 通信会触发处理节点、从而处于等待状态并挂起图形。
谢谢 Nikhil。
请提供以下信息：
1.请咨询 TI、了解 TI OVX 主器件是否可以 QM 和 R5F 上的从器件是否可以满足 ASIL 要求。
-在我们的情况下 A72是 QM , R5F 是 ASIL。
-如果 A72正在掌握图形,是否有机会验证 R5F 中的图形?
2.检查是否对 A72和 R5F 之间的数据进行了额外的验证
-如何核实数据?
3. FFI：数据、外设- ISP 驱动器不共享、实时-时间戳检查
-如果 A72正在掌握图形，是否有机会 在 R5F 中验证图形？
验证必须始终由主机本身来完成、这包括为 OpenVX 数据对象和其他资源分配内存。
(+)[FAQ] TDA4VM：R5F 上的 OpenVX 主机和 A72 (Linux)上的节点目标-处理器论坛-处理器- TI E2E 支持论坛
如前所述、SDK 仅支持 A72用作主内核(主机)、并支持其他内核作为从内核。
R5作为主机的常见问题解答只是来自 TI 末端的概念验证。
-如何验证数据？
所有验证和验证都发生在 vxVerifyGraph ()中。 这会在内部调用主机侧每个节点的验证回调函数、用户可以在其中根据需要添加额外的验证。 这将位于主机侧
在 R5端,用户可以在节点的创建回调中添加额外的验证,该节点也在 vxVerifyGraph()期间调用。
