• 状态
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 345 视图
  • 用户 0 会员在此处
选项
选项

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM-Q1：TDA4VM DDR 眼图测试问题

admin
Guru**** 2099120 points
Other Parts Discussed in Thread: TDA4VM, TDA4VM-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1292090/tda4vm-q1-tda4vm-ddr-eye-diagram-test-issue

器件型号：TDA4VM-Q1
主题中讨论的其他器件：TDA4VM、

我们在带有 Micron MT53E512M32D1ZW-046 AUT:B IN D (简称)项目的 TDA4VM 电路板上测试了 DDR DQ 写眼图失败(如下图1所示)。 通过对比之前的 L 项目 TDA4VM 与 MT53E1G32D2FW-046 AAT：A (如下图2所示)的精细眼图、我发现主要原因是 DQS 的中心点不在 DQ 写入眼图的中间。 D 工程 SPRACU8B_Jacinto7_DDRSS_RegConfigTool 的值已由 Micron FAE 检查确定。

我们的另一个项目 H 也有同样的问题。 H 项目是 TDA4VM、MT53E1G32D2FW-046 AAT：B
今天我把 MT53E1G32D2FW-046 AAT：A 更改为 D 项目电路板，使用相同的 D 项目软件测试通过了 DDR DQ 写眼图(如 下面的图3所示)，所以我有点困惑。 相同的软件、相同的 PCB、不同的 LPDDR4器件型号、仅 MT53E1G32D2FW-046 AAT：DDR 可以通过 DDR DQ 写眼图。
请帮助改善 D 项目上的 DDR DQ 写眼图,即带 Micron MT53E512M32D1ZW-046 AUT:B 的 TDA4VM
在测试眼图时、我们按照 E2E 的建议关闭了 DQ 训练函数、以防止细线穿过眼部中间。 下面是有关如何关闭 DQ 培训的链接。 TDA4VM-Q1：TDA4VM-Q1 -处理器论坛-处理器- TI E2E 支持论坛

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我们将此任务重新分配给 DDR 专家。 请给我们的团队一两天时间来查看您的查询并回复。

    谢谢。

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢！

    我已连接三个项目 DDRSS Regconfig 工具 参数

    e2e.ti.com/.../SPRACU8_5F00_Jacinto7_5F00_DDRSS_5F00_RegConfigTool_2D00_sampleA_2D00_2133_5F00_L-project.xlsm

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    我想上传一个2MB 大小的文件,但失败,如何做到这一点?

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您是否观察到功能故障(系统崩溃/等)、还是只是关注波形测量？

    您是否能够通过 Code Composer Studio 将附加的二进制文件加载到 R5内核、执行代码并提供输出？

    e2e.ti.com/.../8306.tda4x_5F00_lp4_5F00_debug.zip

    此致、
    凯文

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Kevin

    我是彭鹏的软件同事。

    jiangtao xie 说：
    您是否观察到功能故障(系统崩溃/等)，还是只是孤立于波形测量的问题？

    无功能故障、系统正常运行。
    它是波形测量中的问题。

    jiangtao xie 说：
    您能通过 Code Composer Studio 将附加的二进制文件加载到 R5内核吗？执行代码并提供输出吗？

    1.我们没有 Code Composer Studio 的相关经验。 您能否提供可从 SD 卡或 OSPI 闪存运行的程序二进制文件？
    2."输出"具体指的是什么,是 UART 日志吗?

    谢谢你。

    BRS

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    Unknown 说：
    没有功能故障，系统正常运行。
    这是仅与波形测量隔离的问题。

    谢谢-我担心这不是真正的故障、而只是波形测量的伪影。 在故障图中、DQ 几乎与 DQS 交叉同时开关。 如果是真的、我会假设这可能会导致功能故障。

     LPDDR4使用未匹配的 DQS 至 DQ 路径、存在 tDQS2DQ 偏移。 测量中是如何考虑这一点的？

    Unknown 说：
    我们没有 Code Composer Studio
    的相关经验

    我们有一个可以捕捉眼图张开度的软件 工具、与我之前提供的二进制文件相比、可以更好地运行该工具。 但是、它也需要 CCS。 我们可以提供有关如何创建目标配置文件/加载并执行预编译的二进制文件的基本说明、但如果您没有 JTAG 访问权限或仿真器、这可能不值得。 您的定制电路板是否具有 JTAG 访问权限？ 您有仿真器吗？  

    此致、
    凯文

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kevin 老师好！
    感谢您的答复。

    jiangtao xie 说：
    LPDDR4 使用未匹配的 DQS 到 DQ 路径、存在 tDQS2DQ 偏移。 如何在测量中考虑这一点？

    我们正在与 LPDDR4制造商进行确认。

    jiangtao xie 说：
    我们有一个软件 工具可以捕捉眼睛张开度，这可能是一个更好的工具来运行，而不是我提供的先前二进制文件。 但是、它也需要 CCS。 我们可以提供有关如何创建目标配置文件/加载并执行预编译的二进制文件的基本说明、但如果您没有 JTAG 访问权限或仿真器、这可能不值得。 您的定制电路板是否具有 JTAG 访问权限？ 您有仿真器吗？  [/报价]

    谢谢你。
    我们的定制电路板有 JTAG 访问权限、还有 XDS560仿真器。
    我尝试了加载 tda4vm_lp4_debug.out、并通过 Code Composer Studio 在 MCU1_0 R5内核上运行。
    我运行它三次、三次的输出如下：

    e2e.ti.com/.../ccs_5F00_output.zip


    运行 tda4vm_lp4_debug.out 的步骤：
    1、从 SD 卡引导定制电路板、HLOS 是 Linux。
    2、启动目标配置文件。
       根据6.4创建的目标配置。 在 A72上运行 HLOS 的情况下进行调试
       https://software-dl.ti.com/jacinto7/esd/processor-sdk-rtos-jacinto7/08_04_00_06/exports/docs/psdk_rtos/docs/user_guide/ccs_setup_j721e.html
    3、连接到 MCU1_0 R5内核、加载 tda4vm_lp4_debug.out 二进制文件并运行。
    4、CCS 控制台输出出现。


    您能否检查我的步骤是否正确、并提供有关如何创建目标配置文件/加载并执行预构建二进制文件的基本说明？

    BRS

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、天成

    kuanyu chen 说：
    您能否检查我的步骤是否正确，并提供有关如何创建目标配置文件/加载并执行预编译二进制文件的基本说明？

    是的、您的步骤正确。

    Unknown 说：

    我运行它三次、三次的输出如下：

    ccs_output.zip

    [/报价]

    根据您的日志、只有最大 PLL 超时、可以使用 v0.10.0工具来消除、这应该与此问题无关。 Kevin 老师、能帮忙仔细检查一下吗？ 谢谢

  • 0
    TI__Guru**** 2099120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    jiangtao xie 说：
    LPDDR4 使用未匹配的 DQS 到 DQ 路径、存在 tDQS2DQ 偏移。 如何在测量中考虑这一点？

    随附的是 Micron 为我们测试的 DDR SI 报告、该报告表明 CA1的 tCIVW-R 时间超出了标准。 TI 是否可以通过任何方法优化该时间参数？ 顺便说一下、在 Micron 测试期间、DDR 插入器 在成功启动之前焊接了两次。 他们认为 CA1的 TCIVW-R 异常导致第一次焊接无法正常开始。 眼图测试报告中的 DQS 和 DQ 没有发现问题,但在我看来, tDQS2DQ 这个时间参数应该接近0.5UI 的整数倍是最好的。 需要注意的是、在过去测试的其他项目的完全通过报告中、此参数接近0.5UI。

    此外,Micron 实验室帮助我们进行交叉测试, 编程其他项目软件版本,可以通过 DDR 测试 到这个有问题的板上,而测试 CA1的 tCIVW 在左侧更改为异常。 测试结果如下图所示。 CS0正常。