This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、TI 技术专家,
SDK 版本: MCU_PLUS_SDK_am64x_08_06_00_45
芯片模型: AM6442BSEFHAALV 2APONES 709 ( FS 器件)
在调试定制电路板上的 DDR 存储器时遇到问题、DDR 芯片为: K4A8G165WC
我想知道如何修改 DDR 驱动器、以适应我定制电路板上的 DDR 芯片。 TI 是否有定制闪存等指导文档来帮助我修改 DDR 驱动器? 如果不是、如何开始修改 DRR 驱动程序代码的哪个部分?
此致
温
Wen、您需要使用 SysConfig 中的 DDR 寄存器配置工具: https://dev.ti.com/sysconfig/?product=Processor_DDR_Config&device=AM64x
为您的电路板生成寄存器配置、然后将该配置构建到您的代码中。 有关说明、请检查该工具中的自述文件。 有关特定于 MCU+ SDK 的更多说明、请访问: https://software-dl.ti.com/mcu-plus-sdk/esd/AM64X/09_00_00_35/exports/docs/api_guide_am64x/DRIVERS_DDR_PAGE.html
如果您还有其他问题、可以在这里提问、
此致、
詹姆斯
您好, James,ć
我已经使用了您推荐的工具来配置时序参数、但测试后、我仍然无法使定制板上的 DDR4正常工作。
以下是我配置的具体参数和供您参考的 DDR 芯片模型:
1. DDR 芯片: K4A8G165WC-BIWE,产品说明书在这里:e2e.ti.com/.../K4A8G165WC_2D00_BIWE.pdf
2. 时序参数如下:
DRAM 时序 A | 注释 | |
CL(NCK)[CAS 延迟] | 11 | |
CWL(NCK)[CAS Write Latency] | 9 | |
DRAM 时序 B | ||
tXPR (TCK) | 5 | |
tPW_RESET_L (ns) | 1000 | |
tRFC (ns) | 350 | |
tREFI (ns) | 7800 | |
tDQSCK 最小值(ns) | 0.225 | DDR 数据表是-0.225 |
tDQSCK 最大值(ns) | 0.225 | |
tDLLK (TCK) | 597 | |
tRCD (ns) | 13.75 | |
TRP (ns) | 13.75 | |
TRAS (ns) | 35 | |
tRRD_S (TCK) | 4 | |
tRRD_S (ns) | 6 | |
tRRD_L (TCK) | 4 | |
tRRD_L (ns) | 7.5 | |
tFAW (TCK) | 28 | |
tFAW (ns) | 35 | |
TWR (ns) | 15 | |
TWR_CRC_DM (TCK) | 4 | |
TWR_CRC_DM (ns) | 3.75 | |
tWTR_S (TCK) | 2 | |
tWTR_S (ns) | 2.5 | |
tWTR_L (TCK) | 4(6) | DDR 数据表上写入了两个不同的值, |
tWTR_L (ns) | 7.5 | |
tWTR_S_CRC_DM (TCK) | 4 | |
tWTR_S_CRC_DM (ns) | 3.75 | |
tRTP (TCK) | 4 | |
tRTP (ns) | 7.5 | |
tCCD_S (TCK) | 4 | |
tCCD_L (TCK) | 5 | |
tCCD_L (ns) | 6.25 | |
tMRD (TCK) | 8 | |
tMOD (TCK) | 24 | |
tMOD (ns) | 15 | |
tCKSRE (TCK) | 5 | |
tCKSRE (ns) | 10 | |
tCKSRX (TCK) | 5 | |
tCKSRX (ns) | 10 | |
TxP (TCK) | 4 | |
TxP (ns) | 6 | |
tCKE (TCK) | 3 | |
tCKE (ns) | 5 | |
ODTH8 (TCK) | 6 | 此参数未写在 DDR 数据表中 |
tPAR_ALERT_PW 最大值(TCK) | 96 |
IOControl A 处理器/DDR 控制器 IO 配置 |
这些值的含义尚不清楚,使用 TI 工具中的默认值 | |||
VREF 控制范围 DQ/DM | 范围1 | |||
VREF 控制范围 DQ/DM | 72.8 | |||
DQ/DQS/DM 的驱动器阻抗 | 40 Ω | |||
针对 Addr/Ctrl/Clk 的驱动器阻抗 | 40 Ω | |||
DQ/DQS/DM 的 ODT | 48 Ω | |||
IOControl B DRAM IO 配置 |
||||
DQ VREF 范围 | 范围1 | |||
DQ VREF | 72.4 | |||
输出驱动器阻抗(ODI) | RZQ/7 (34 Ω) | |||
标称 ODT (RttNOM) | RZQ/6 (40 Ω) | |||
动态 ODT | 禁用 |
此表中的时序参数太多、我不确定是否需要所有这些参数值、或者某些参数是必需的、某些参数是可选的? 我在最新的 AM6442 TRM 中找不到有关 DDR16SS0_CTL_CFG 寄存器的任何说明、因此现在我很难将此 DDR 芯片用于我的定制电路板。
此致
温
对于 DQSCKmin、请保持0.225的值。 这将作为负值显示、
对于 tWTR_L、 您应该从表57中获取值(列 DDR4-3200、因为您有该速度等级器件)、因此该值应为4tCK
对于 ODTH8、如果数据表中未显示、请保持默认值。
您是如何测试它的? 您是否在 MCU+ SDK 中重新构建新配置、然后尝试引导? 您是否能够使用 Code Composer 连接至 JTAG? 通过 JTAG 进行调试会更容易一些。
此致、
詹姆斯