您好、TI 专家、
我有与此参考主题中相同的目标和问题： TDA4VM：DDR 子系统 ECC 的混淆-处理器论坛-处理器- TI E2E 支持论坛
目标：启用 DDR ECC 以检查 SEC/DED 错误并通过 ESM 中断报告它们。
基于这个话题、我还有进一步的疑问：
我可以在 SDL ECC 模块中看到三个与 DDR 相关的 ECC 聚合器，以及对它们的相应 ESM 中断：
我只需通过 SDL_ECC_init ()从应用程序层启用它们。 但我这三个 ECC AGGR 不适用于 DDR 内联 ECC 数据错误事件、对吗？
如果是，那么这3个 ECC 的复合年期增长报告的目的是什么？我应该启用它们吗？
对于 DDR 的内联 ECC、
根据、我还需要启用内联 ECC 11.5.为 DDR 启用 TI 的内联 ECC - Processor SDK QNX J721E。
根据" 内联 ECC 使用 ECC 聚合器中断来指示检测到错误"语句。 DDR 内联 ECC 将触发上述 ESM 中断进行通知。
启用 DDR0的内联 ECC 后、任何针对 DDR 的 SEC/DED 都将直接触发以下两个 ESM 中断：
298 DDR0_DDRSS_DRAM_ECC_CORR_ERR_LVL_0
299 DDR0_DDRSS_DRAM_ECC_Uncorr_ERR_LVL_0
一旦启用了 DDR 的内联 ECC、并且已设置内联 ECC 到 ESM 路径、就不需要额外的配置。 对吧？
非常感谢您的耐心。
尊敬的 Josietaa：
感谢您的答复。 已理解您的描述、以下是 DDRSS 路由到主域 ESM 的中断：
DDR0_DDRSS_DRAM_ECC_CORR_ERR_LVL_0
DDR0_DDRSS_DRAM_ECC_Uncorr_ERR_LVL_0
这两个是 SDRAM 内联 ECC 错误事件、我可以通过设置 DDR 寄存器并启用 ESM 来启用它们、很清楚。
DDR0_DDRSS_CONTROL_GLOBAL_ERROR_NONFATAL_0
DDR0_DDRSS_CONTROL_GLOBAL_ERROR_FATAL_0
DDR0_DDRSS_CFG_ECC_AGGR_CORR_ERR_LVL_0
DDR0_DDRSS_CFG_ECC_AGGR_Uncorr_ERR_LVL_0
DDR0_DDRSS_CTL_ECC_AGGR_CORR_ERR_LVL_0
DDR0_DDRSS_CTL_ECC_AGGR_Uncorr_ERR_LVL_0
DDR0_DDRSS_VBUS_ECC_AGGR_CORR_ERR_LVL_0
DDR0_DDRSS_VBUS_ECC_AGGR_Uncorr_ERR_LVL_0
在我已经在 SDRAM 中启用了内联 ECC 的情况下、这8个中断也可以在 ESM 中同时启用吗？ 我是否需要执行任何其他步骤来启用它们？
