This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1416063/faq-am625-am623-am62a-am62p-am64x-am243x-design-recommendations-custom-board-hardware-design-cap_vddsx-cap_vdds
工具与软件：
尊敬的 TI 专家：
您能否提供有关 CAP_VDDSx、电容值以及未安装或短路电容器的影响的建议。
尊敬的电路板设计人员：
关于 CAP_VDDSx 值的建议
LDO 规格 为0.8uF 至1.5uF。 考虑到偏置、随着时间的推移而下降等因素、电容器应在该范围内
问：选择6.3V 的电容后、考虑到直流效应和其他降级、电容值可能会降至0.7uF。 较高的电容值可能需要使用0402电容、这可能会影响布局。
电容是否取决于用于特定 IO 电源轨的 IO 数量和 IO 拉电流/灌电流 、或者无论使用何种 IO、都需要该电容。
https://www.kyocera-avx.com/docs/techinfo/CeramicCapacitors/mlcc-dc-bias-characteristics.pdf
https://community.infineon.com/t5/Knowledge-Base-Articles/DC-Bias-characteristics-of-Multilayer-Ceramic-Capacitor-MLCC/ta－p/250035#。
CAP 值与 IO 计数和活动无关。 为了确保 LDO 的稳定性、需要产生辅助电源。 任何超出此额定范围的值都可能导致偏置发生器不稳定、从而导致过压应力。
附加指南
选择 ESR 小于1欧姆的电容器 确保 PCB 环路电感< 2.5nH 使用尽可能小的封装(0201或更大)以更大限度地减小环路电感 请参阅 SoC 数据表
此致、
Sreenivasa
CAP_VDDSx 电压
它不是固定电压。 当相应的 VDDSHV 在1.8V 下运行时、该引脚应具有与 VDDSHV 电源相同的电位。
当相应的 VDDSHV 在3.3V 下运行时、它应该具有跟踪到 VDDSHV 源½ Ω 的电势。
当 VDDSHV 斜升至3.3V 时、LDO 输出将跟踪 VDDSHV、直到其达到大约2.4V。 此时、辅助电源电路从我所说的开关模式变为 LDO 模式。 此时、它开始跟踪½ VDDSHV。 我怀疑输出电容将保持2.4V 电势一段时间、然后 IO 偏置电路会汲取足够的电流、使电容放电回到½ VDDSHV 电位。
随着 VDDSHV 衰减、我预计会发生类似的情况。 当 VDDSHV 降至2.4V 以下时、辅助电源电路将切换回开关模式、此时 VDDSHV 的电势将施加到电容器上。
当 IO 组电源 VDDSHVx 连接到1.8V 时、CAP_VDDSn 是可选的。 当连接到3.3V 时、需要考虑的降额电压是稳态直流输出、即 VDDSHVx/2。
CAP_VDDSx 对 SOC 性能的影响
该电容器连接到内部 LDO 的输出端。 如果电容器未连接到此引脚或此引脚接地短路、则 LDO 将无法正常工作。 LDO 为与相应 IO 组相关联的每个 IO 缓冲器中的电路供电。 如果 LDO 未按预期运行、IO 缓冲器将不会按预期运行。 如果 LDO 不能正常运行、IO 缓冲器电路可能会永久损坏。 任何暴露在阻止 LDO 按预期运行的条件下的 SOC 都应移除、丢弃并替换为新单元。
