This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1413017/tda4ve-q1-tda4ve-q1-j721s2-serdes0_refclk-is-it-necessary
工具与软件：
尊敬的 TI 团队：
我的系统 在 SERDES0 通道上仅支持 USB3和 DP 功能、 SERDES0_REFCLK 是否需要？
Terry、如果您计划为 USB/DP 使用内部基准 clk、则没有必要。
USB/DP 时钟的默认 j721s2 SDK 设置是什么？？
Terry、
默认应为 TRM 中列出的100MHz / 19.2 MHz。
Shreyas,
100MHz、是 TDA4 内部的吗？
谢谢
是的、Main_PLL2_HSDIV4中的100MHz INT 参考时钟。
