工具与软件：
专家大家好、我们需要使用 TDA4VP-88的 PCIe 接口。 RC 和 EP 中。
需要对以下内容进行说明
1. SERDES0、PCIe1 将用作1 x 4L
a。我们可以将此 SERDES0配置为2 x 2L 吗
2.如果 SoC 配置为根复合体、我们是否需要提供时钟？ 它也可以由 PLL 内部供电。
3.如果 SoC 配置为端点、我们是否需要提供时钟？ 也可以由内部供电。
4.如果必须将时钟应用于哪些引脚、我们需要应用时钟？ SERDES0_REFCLK_x 还是 PCIe_REFCLK1_x_OUT？
此致
Raheesh
尊敬的 Raheesh：
]如果将 SoC 配置为根复合体、我们是否需要提供时钟？ 也可以由 PLL 内部提供。是的、可以选择其中一个或其中一个。 在 J784S4 EVM 上、一个 PCIe 端口连接至外部时钟电源、而另一个端口提供内部 SERDES 时钟输出至连接器。 请参阅 J784S4 EVM 原理图的"设计文件"： https://www.ti.com/tool/J784S4XEVM
[报价 userid="490463" url="~/support/processors-group/processors/f/processors-forum/1428166/tda4vp-q1-pcie-interface-and-clock ]]如果必须将时钟应用于哪些引脚、我们需要应用时钟？ SERDES0_REFCLK_x 或 PCIe_REFCLK1_x_OUT？[/QUOT]如果 SoC 配置为端点、我们需要提供时钟吗？ 也可以在内部提供。我再次推荐"设计文件"作为参考。
此致、
Takuma
