This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好、TI 论坛、
我已在 EVM 上成功完成了测试、示例为 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1356059/faq-tda4ah-q1-cdd-ipc-app-example-running-on-mcu1_0-communicating-with-another-r5-core。现在我们面临的问题是、在我们的电路板上、我们只有1GB DDR、而不是4GB EVM、映射的起点是地址0x80000000。 如何从 CddIpcR5Mpu.c 配置区域? 在哪里可以找到用于说明 gCslR5MpuCfg 中定义的区域的文档?
谢谢!
此致、
Calin Harangus
感谢您指向此示例、我们将在上述线程的作者中循环执行。
此致、
Kevin
您好!
[报价 userid="592294" url="~/support/processors-group/processors/f/processors-forum/1407237/processor-sdk-j784s4-cddipc-gcslr5mpucfg-configuration-for-1-gb-ddr "]现在、问题在于我们的电路板上只有1GB DDR、而不是4GB EVM、映射地址从0x80000000即使更改了 DDR 大小、起始地址也不会从 0x80000000更改为其他地址。
对于 IPC、您希望与哪些内核通信、而不希望与哪些内核通信、您可以更改保留的存储器区域。 这将是特定于定制的、如果您使用的是 FreeRTOS、则需要根据 FreeRTOS 标准执行 MPU 配置。
此致
Tarun Mukesh
Tarun、您好!
我需要内核 mcu1_0和 MCU2_0的 IPC。 是的、我们使用的是 FreeRTOS。 无论如何、您在上述示例中提供的 DE 默认配置的 IPC 共享存储器地址为0xAC000000、大小为 CSL_ARM_R5_MPU_REGION_SIZE_32Mb。 这应该适合我们的1 GB。 应用仍然无法通过此配置启动。 它直接进入 Hwip_prefetch_abort_handler()。 可能我们没有正确配置 lds 文件。
您能提示我们应该在哪里寻找吗? 还是1 GB lds 文件配置的示例?
非常感谢!
此致、
Calin
您好、Calin:
您能给我提供调用堆栈吗 ,它从那里进入 Hwip_prefetch_abort_handler()。
我们没有任何1 GB lds 文件配置。
此致
Tarun Mukesh
尊敬的 Tarun:
以下是来自调用栈的快照:
谢谢!
此致、
Calin Harangus
您好、Calin:
感谢您分享这些信息。
这似乎是 MPU 配置本身的一个问题并导致中止。 是否可以共享您的 MPU 配置。
此致
Tarun Mukesh
尊敬的 Tarun:
下面是我的 CddIpcMpu.c:
和以下是具有 MCU1_0和 MCU2_0配置的链接器文件:
e2e.ti.com/.../linker_5F00_r5f_5F00_common_5F00_freertos.txt
非常感谢!
此致、
Calin Harangus