请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4VM-Q1 工具与软件：
尊敬的 TI 专家：
我有关于 TDA4处理器上电和断电电源时序要求的问题。
- 电源斜坡之间是否需要遵循时序要求(前一个电源斜坡后的电源斜坡延迟时间)
- 断电是否需要遵循电源斜降要求？
- 这些建议适用于所有 Jacinto 系列器件
提前感谢您。
此致、
Andrew
工具与软件：
尊敬的 TI 专家：
我有关于 TDA4处理器上电和断电电源时序要求的问题。
提前感谢您。
此致、
Andrew
所有 TDA4 DM 时序图仅指示应禁用每个电源轨的时间(" 启动 电源斜降")。 放电率会因轨而异、并且不会影响 SoC POH 可靠性。 断电图说明中介绍了该关键点(请参阅下面 TDA4VE DM 的快照)、其中指出、在禁用任何输入电源之前、两个 PORz 信号必须置为低电平至少200us。
请注意、正在对所有 TDA4 DM 进行更新、以 使该断电序列文本"更可见"、并将包含在未来的 DM 修订版中。
