This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6422:从 AM5728转换

Guru**** 2456830 points
Other Parts Discussed in Thread: AM5728, AM6422

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1483753/am6422-transitioning-from-am5728

器件型号:AM6422
主题中讨论的其他器件:AM5728

工具与软件:

我们的设计当前正在使用 AM5728、我们有兴趣过渡到 AM6422、我们收到了一些与此相关的问题:

  1. 我们能否提供基准数据(Linux 或其他)来比较 AM5728 2 x A15 (32位)@ 1.5GHz 与 AM6422 2 x A53 (64位)@ 1GHz 的性能?
  2.  与@ DSP 功能相比、AM5728 Δ Σ 600MHz 上的 DSP 更多地用作通用微控制器。 是否对使用 R5F 进行替换有任何想法?
  3. 我们将使用 AM5728 PRU-ICSS 提供两个10/100以太网端口(加上器件上的两个1G 外部端口、总共四个):
    1. AM64x 表示 PRU_ICSSG 向后兼容 PRU_ICSS。 这是否意味着可以加载相同的 pruss 二进制文件?
    2. 我假设如果需要1G 以太网、则需要新的 PRUSS 设计/二进制文件? 该设计是否由 TI 提供?
    3. 适用于 AM6422的基于 ARM 的处理器选择工具(基于 Arm 的处理器产品选择| TI.com)显示"Ethernet MAC = 5端口10/100/1000"、但我认为这可能是错误的? TRM/数据表二者都显示了 CPSW3G 集成以太网交换机(两个外部端口)。 AM6422是否可以在不使用 PRU_ICSSG 的情况下提供四个外部1G 以太网端口?
  4. 使用 DMA 的 AM6422上存在哪些低延迟 IO 协议? 我们需要大约2.5MB/s

谢谢!

Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    我已将此查询路由给我们的专家、以获得回复。 期待尽快得到响应。

    另外、您可以查看作为 AM64x SDK 产品一部分的性能指南

    https://software-dl.ti.com/processor-sdk-linux/esd/AM64X/10_01_10_04/exports/docs/devices/AM64X/linux/Release_Specific_Kernel_Performance_Guide .html

    此致、

    Suren

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    管理资料

    这里有很多不同的主题。 我将就问题3发表意见。 我能否让您为问题1 (如果 Suren 的回答无法提供足够的信息)、2和4创建单独的 e2e 线程?

    为问题4创建单独的主题时、请提供其他信息。

    *这些低延迟协议是否适用于 AM64x 与其他处理器之间的通信? 还是 AM64x 内核之间的处理器间通信(IPC)延迟请求?

    *如果这是一个 IPC 问题,那么客户对什么内核之间的通信感兴趣? 每个内核上将运行哪些操作系统?

    *您是否可以提供有关客户要求的其他信息? 什么是"低延迟"? (例如、如果这是一个 IPC 问题、1us 所需的延迟与1ms 所需延迟大不相同)。 数据是否需要以特定的数据包或数据块提供? 等等

    我已删除应移至另一主题的问题。 这将有助于提高将来的可读性。

    此致、

    另一位 Nick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Nick。

    请提供有关您需要如何寻找 PRU 以太网的更多详细信息  

    您可能知道、CPSW 接口是一组用于实现以太网的硬件电路。

    AM64x 有一个 CPSW3g、这意味着总共有3个千兆端口:一个内部千兆端口返回处理器内核、还有2个面向器件引脚的千兆端口。 因此、AM64x 上的 CPSW 外设可以处理多达2个千兆位以太网端口、然后 Linux 或 R5F 会为该以太网接口运行软件栈。 这限制了我们可以在 CPSW 上执行的特定网络协议的数量、因为大部分处理负担都在 A53/R5F 内核上。  

    有关 CPSW 的更多信息、请参阅此处的 Linux 文档:
    https://software-dl.ti.com/processor-sdk-linux/esd/AM64X/10_00_07_04/exports/docs/linux/Foundational_Components Kernel_Drivers Network/CPSW-Ethernet.html 

    但是、PRU_ICSSG 是一组6个可编程内核、这些内核与 网络电路捆绑在一起。 PRU_ICSSG 可实现通用以太网或以太网交换机、但也可以对其进行编程以实现一系列专用的工业网络协议: https://www.ti.com/tool/download/INDUSTRIAL-COMMUNICATIONS-SDK AM64X-AM64X

    那么、您需要在 PRU 以太网上实现何种网络?

    您是否希望控制 Linux A53内核还是 MCU+ R5F 内核的这些 PRU 以太网端口?

    在哪里可以找到有关 AM64x PRU_ICSSG 的更多信息?  

    您可以在这里找到与 Linux 驱动程序文档相关的更多信息:
    https://software-dl.ti.com/processor-sdk-linux/esd/AM64X/10_00_07_04/exports/docs/linux/Foundational_Components / PRU-ICSS / Linux_Drivers / PRU_ICSSG_Ethernet.html

    这份文件应该 回答我在这里不会谈到的问题。

    AM64x 上有多少个以太网端口?  

    共有6个以太网端口可供选择:2个 CPSW 端口和4个 PRU 以太网端口(每个 PRU_ICSSG 实例2个)。 但是、由于引脚多路复用限制、一次只能使用5个以太网端口。 如需更多信息、请参阅
    https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1018412/am6442-ethernet-ports 

    对于 AM57x PRU-ICSS 和 AM64x PRU_ICSSG、"向后兼容性"意味着什么?  

    PRU_ICSSG 具有与 PRU-ICSS 相同的所有特性、此外还有千兆位以太网功能、用于电机控制的 PWM 输出等其他特性 因此、该声明主要面向正在自行对 PRU 内核进行编程(例如实施定制总线协议、控制外部 ADC 等)的客户、而不是使用 TI 预构建的以太网二进制文件的客户。 您可以在此处找到此类编程的示例:
    https://software-dl.ti.com/mcu-plus-sdk/esd/AM64X/10_00_00_20/exports/docs/api_guide_am64x/DRIVERS_PRU_ADC.html

    对于使用 PRU 子系统而非自定义代码的以太网客户、您只能使用 TI 提供的预编译 PRU 以太网二进制文件。 此代码仍在进行开发、因此通常我建议使用最新的 SDK 获取所有最新功能和错误修复。 我们在 Linux/MCU+ SDK 中提供 PRU 固件二进制文件、并在此处提供:
    https://git.ti.com/cgit/processor-firmware/ti-linux-firmware/tree/ti-pruss?h=ti-linux-firmware 
    (其中 AM64x 和 AM65x 共享相同的二进制文件)

    还有其他需要注意的事项吗?  

    如果您要控制 A53的一些以太网端口和 R5F 的一些以太网端口、请记住、芯片上的每个外设都只能由单个软件实例控制。 因此、如果 Linux 正在控制 PRU_ICSSG0的端口0、则 R5F 内核无法控制同一 PRU_ICSSG0实例的端口1。 R5F 内核需要使用 PRU_ICSSG1或 CPSW。  

    我在 AM64x Academy 的多核模块中介绍了很多关于对 Linux A53和 R5F/M4F 内核进行编程的额外信息:
    https://dev.ti.com/tirex/explore/node?node=A__AJa64F6ctzZNbb.TYx4mCA__AM64-ACADEMY__WI1KRXP__LATEST

    此致、

    Nick