[参考译文] AM5728：16位同步突发的 GPMC 配置寄存器设置

已发布错误的页面参考手册... 请参见随附的修正

Brian、

哪个处理器或 DMA 将数据发送到 GPMC？  正在写入的32b 地址是什么？  您能仔细检查一下您发送的地址偏移是否正确对齐、例如4个甚至8个 ls-bits == 0x0吗？

谢谢！

Kyle

Kyle

我们正在 尝试通过 GPMC 将突发数据从 AM5728写入 FPGA。 我们有用于 Addr /数据多路复用模式的总线设置、因此发送16位地址和16位数据(根据随附的时序图)。 地址阶段指定 FPGA 存储器中的起始地址(为简单起见、设置为0x0010)、在后续周期中、FPGA 目标地址在每个突发数据传输周期中递增。  

实际上、我们尚未使 DMA 传输正常工作、因此我要尝试设置执行的总线时序。 事实证明、我们可以通过执行 devmem2来传输单个16位字 h 命令进行编程。 (h 表示半字或16位)。 通过 FPGA 内部逻辑分析仪工具观察总线周期时序。  

我将尝试发送一条复制命令、然后查看是否发生突发时序。  写入 对齐的32位地址... 仍然没有运气。  

Brian、

无论采取什么"下一步"(DMA、块复制、STW)、您可以使用一些 不断变化的数据模式0x0、0x1、0x2；或0xAAAA、0x5555、 这样我们就可以清楚地看到有多少半字被写了？

另外、我的猜测(不确定)是、如果您使用"copy"命令、它仍然可能使用 CPU Store 指令、而不是 DMA。  

此致、

Kyle

感谢 Kyle…… 我们将生成一个数据模式。 我的软件人员正在处理 DMA 传输