This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442:断电序列限制

Guru**** 2457760 points
Other Parts Discussed in Thread: AM6442, SK-AM64B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1458297/am6442-power-down-sequence-restrictions

器件型号:AM6442
主题中讨论的其他器件: SK-AM64BTPS65220

工具与软件:

大家好、团队成员:

我的客户有以下问题。

关闭要求是否为以下两点?

  • VDDR_CORE 必须在 VDD_CORE 之前断电
  • VDDR_CORE 电势绝不能超过 VDD_CORE+018V

因此、可以为电源轨供电 其他 VDDR_CORE、VDDS_DDR 和 VDDS_DDR_C 可以同时断电、或者在 VDD_CORE 之后断电?

默认情况下、TPS6521901、BUCK1 (+0.75V)的电源序列在 BUCK2 (+3.3V/+1.8V)之后10ms 断电。

但是、我的客户希望为 AM6442的 VDD_CORE 提供 BUCK1、为 VDDSHV (0~5)提供 BUCK2。

VDDSHV 将在 VDD_CORE 之后断电、但这可以吗?

此致、

Mari Tsunoda.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Mari Tsunoda

    感谢您的咨询。

    让我回顾一下这些意见、然后再回来。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sreenivasa:

    您对此有任何更新吗?

    此致、

    Mari Tsunoda.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Mari Tsunoda

    谢谢你。

    请参阅 OUT 器件专家的输入:

    我们计划更新 AM64x 数据表的下一修订版、以便 VDDSHV 电源轨可以晚于最后一个内核电源关闭、但我们不允许它在最后一个内核电源之后关闭。

     

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Sreenivasa:至少这应该是勘误表——或者创建一个常见问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、您好!

    感谢并感谢您提供的宝贵意见。

    输入已注释。 我会咨询我们的器件专家、并推进这一进程。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Kallikuppa-San、

    我现在回答角田山的问题。

    [报价 userid="177086" url="~/support/processors-group/processors/f/processors-forum/1458297/am6442-power-down-sequence-restrictions/5600396 #5600396"]我们计划更新 AM64x 数据表的下一修订版、以便允许 VDDSHV 电源轨延迟关闭最后一个内核电源、但我们不允许它在最后一个内核电源之后关闭。

    对于上电序列、 数据表中的图6-5显示了在 VDD_CORE 之前 VDDSHV 上电。
    是真的吗?
    通常、上电和断电序列是对称的。

    最新数据表中是否还有与电源序列相关的任何其他更改?

    此致、
    Kei Kuwahara

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [报价 userid="518653" url="~/support/processors-group/processors/f/processors-forum/1458297/am6442-power-down-sequence-restrictions/5612018 #5612018"]对于上电序列、 数据表上的图6-5中删除了在 VDD_CORE 之前对 VDDSHV 上电的情形。
    是否仍然正确?

    这与上电序列是内联的

    [报价 userid="518653" url="~/support/processors-group/processors/f/processors-forum/1458297/am6442-power-down-sequence-restrictions/5612018 #5612018"]

    通常、上电和断电序列是对称的。

    最新数据表中是否还有与电源序列相关的任何其他更改?

    [报价]

    更改基于客户查询和多个架构审核。

    我不知道有任何其他更改。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    TI 的 SK-AM64B 板使用(推荐) PMIC TPS6522053、但该 PMIC 先降低 VCORE 电源、然后在其断电序列中降低 VDDSHV (3.3V)。 这记录在 PMIC 数据表和 SK-AB64B 原理图中。 因此、如果不允许在 VCORE 之后斜降 VDDSHV、则建议的 PMIC 似乎违反了这一点。 尽管如此、TPS6522053能否安全地用于 AM6442设计?

    此致

      Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、  

    PMIC 已配置为支持 AM64x。

    [报价用户 id="177086" url="~/support/processors-group/processors/f/processors-forum/1458297/am6442-power-down-sequence-restrictions/5600396 #5600396"]

    请参阅 OUT 器件专家的输入:

    我们计划更新 AM64x 数据表的下一修订版、以便 VDDSHV 电源轨可以晚于最后一个内核电源关闭、但我们不允许它在最后一个内核电源之后关闭。

    [报价]

    顺序更改提供了额外的灵活性、这是基于内部讨论以及保管人请求/查询。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!
    我参考推荐的 PMIC TPC6522053的数据表。 显示 DVDD3V3电源轨(绿色)斜降 之后 VDD_CORE 电源轨(红色):

    但是、这与您的设备专家的要求不匹配:
    "我们计划更新 AM64x 数据表的下一修订版、使 VDDSHV 电源轨能够随着最后一个内核电源的电压而关闭、 但我们不允许它在最后一个内核电源之后关闭 "

    我还测量了 PMIC 电压、可以确认它会使3.3V VDDSHV 斜降 之后 SK-AM64B 板上的 VCORE、因此这符合 PMIC 的规范、但与 AM64x 的断电时序控制规范不兼容。 文档可能有问题吗?

    此致

      Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    感谢您提供的意见。

    请参阅 图7-6。 数据表的断电时序、其中允许在序列中下降的最后一个电源是内核电压。

    器件专家意见与 AM64x 数据表有关。

    我理解您的顾虑。 让我咨询电源专家、得到最新信息。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Klikuppa-San、

    我的客户询问的问题与 Thomas 询问的问题完全相同。
    只是 他们计划使用的器件是 TPS6521901。

    您是否听到过电源专家的任何反馈?

    此致、
    Kei Kuwahara

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好!  

    我标记了要由电源专家提供支持。

    此致、

    Sreenivasa

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是否有来自电源专家的输入?

    此致

      Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    有任何相关更新?

    此致

      Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    有任何相关更新?

    此致  

    Daniel Pohl

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您的耐心。 我将负责这个 E2E 申请。 使用 AM64入门套件在工作台上对 VDD_CORE 和 TPS6522053 PMIC 断电序列中配置的3.3V IO 之间的10ms 进行了测试和验证。 对于任何新的或定制的 PMIC NVM 配置、我们 建议遵循 SoC 要求"VDDSHV 电源轨的关闭延迟为最后一个内核电源"、因为我们尚未验证3.3V IO 长时间(超过10ms)保持开启的情况。  

    最后将 TPS6522053配置为关闭3.3V IO 的原因是、我们希望使该 PMIC 配置通用于3.3V 和5V 输入电源。 例如、如果客户使用5V 输入电源、他们可以使用3.3V 降压转换器替换外部电源开关、并使用此降压转换器的输出为 PMIC LDO 供电。 关闭3.3V 电源轨后、客户可以使用此电源轨为 PMIC LDO 供电、从而帮助降低使用5V 输入电源的应用的功耗。   

    谢谢!

    Brenda

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Brenda:

    感谢您的澄清。 我的用例是 VSYS=5V、因此我了解出现偏差的原因。 因此我想我需要注意的是、3.3V 降压稳压器足够快地对3.3V 轨放电、以便尽可能缩短断电期间仍然存在3.3V 电压的时间。

    此致

      Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    是的、建议使用具有内部有源放电功能的直流/直流转换器。 例如: TPS62A0x。   

    谢谢!

    Brenda