This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM68A:无引脚多路复用器上拉/下拉奇数信号的 SPI 引脚

Guru**** 2457760 points
Other Parts Discussed in Thread: AM68A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1481762/am68a-spi-pins-without-pinmux-pullups-pulldowns-odd-signal

器件型号:AM68A

工具与软件:

您好!

我一直观察到一些奇怪的事情、我想澄清一下。 我们在定制电路板上使用 Linux SDK v 10.00.08及 AM68A、我们使用了一些 MCSPI 模块。 我注意到、如果我未在器件树中的 pinctl 引脚多路复用中为 SPI 节点指定上拉或下拉、我将在空闲时看到 SPI 模块(D0、D1、CS、CLK)上的相关信号悬空为高电平。 每当需要进行 SPI 通信时、我都会看到这些线路切换到相应的模式。

这是预期行为吗? 这难道不能混淆一些从设备吗? 我们曾使用 SPI PINCTL 上的上拉和下拉来权变措施、但我认为这不应该是正确的要求吗?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amandio:

    是的、这是预期行为。 如果 devicetre 中没有上拉或下拉规格、并且没有外部上拉或下拉电阻器、则引脚将悬空到某个 未定义的 值、在您的情况下会是高值。

    此致、

    Takuma

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Takuma、

    感谢您的回复! 简单来说、即使在时钟引脚等引脚上(根据 SPI 模式0、该引脚在空闲时设置为低电平)、作为输出悬空是正常的吗? 这是否属于电源管理问题、即模块是否会在不使用时进入睡眠状态并导致这些线路悬空至高电平?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amandio:

    是的、这是行为。 将 PD 寄存器中的 PU/GPIO 位置1可使能内部上拉/下拉电阻。

    引脚悬空的这种行为看起来是从上一代 AMx 处理器继承而来的:

    https://e2e.ti.com/support/processors-group/processors/f/processors-forum/496527/how-to-enable-mcspi-clk-in-kernel 

    此致、

    Takuma