工具与软件:
我在 ti-processor-sdk-rtos-j721e-evm-10_00_00_05/pdk_jacinto_10_00_00_27/packages/ti/drv/GPIO/j721e/gpio_soc.c 中注意到、代码似乎是为每个 soc 组的16个 GPIO 引脚编写的。 请查看 函数 GPIO_socConfigIntrPath ()周围的第470行和511行。J721e 的每个 GPIO 组有32个 GPIO 引脚。
查看 ti-processor-sdk-rtos-j721e-evm-10_00_00_05/pdk_jacinto_10_00_00_27/packages/ti/CSL/CSL_gpioAux.h 时有一些注释表明每个组有16个 GPIO 信号。 同时,如果你看 CSL_GPIO_getInputData ()的代码,你可以看到该函数清楚地为组的32个 GPIO 引脚编写。
这是怎么回事? 我是否有误解?