This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J721E:GPIO 的驱动程序似乎每个 GPIO 组有引脚错误

Guru**** 2463330 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1456472/processor-sdk-j721e-driver-for-gpio-seems-to-have-pins-per-gpio-bank-wrong

器件型号:PROCESSOR-SDK-J721E

工具与软件:

我在 ti-processor-sdk-rtos-j721e-evm-10_00_00_05/pdk_jacinto_10_00_00_27/packages/ti/drv/GPIO/j721e/gpio_soc.c 中注意到、代码似乎是为每个 soc 组的16个 GPIO 引脚编写的。 请查看 函数 GPIO_socConfigIntrPath ()周围的第470行和511行。J721e 的每个 GPIO 组有32个 GPIO 引脚。


查看 ti-processor-sdk-rtos-j721e-evm-10_00_00_05/pdk_jacinto_10_00_00_27/packages/ti/CSL/CSL_gpioAux.h 时有一些注释表明每个组有16个 GPIO 信号。 同时,如果你看 CSL_GPIO_getInputData ()的代码,你可以看到该函数清楚地为组的32个 GPIO 引脚编写。


这是怎么回事? 我是否有误解?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    由于节假日、将从12月25日到1月2日推迟答复。 感谢您的耐心。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    [报价 userid="58332" url="~/support/processors-group/processors/f/processors-forum/1456472/processor-sdk-j721e-driver-for-gpio-seems-to-have-pins-per-gpio-bank-wrong "] 查看函数 GPIO_socConfigIntrPath ()周围的第470行和511行。J721e 的每个 GPIO 组有32个 GPIO 引脚。[/QUOT]

    在此文件中、我看到代码是为每组16个 GPIO 引脚编写的。 我没有看到每个存储体涉及32个 GPIO 引脚。

    [报价 userid="58332" url="~/support/processors-group/processors/f/processors-forum/1456472/processor-sdk-j721e-driver-for-gpio-seems-to-have-pins-per-gpio-bank-wrong 同时、如果您查看 CSL_GPIO_getInputData ()的代码、您可以看到该函数清楚地写在组的32个 GPIO 引脚上。[/QUOT]

    我在函数中确实看到了这个问题、但我认为这是我们的 SDK 中的错误、我一定会报告这个问题。

    澄清一下、每组和总共9个组确实有16个 GPIO 引脚。

    谢谢!

    Neehar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    此问题是否仍然存在?

    谢谢!

    Neehar