请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7920 工具与软件：
您好~
我们在设计时使用了 af7920和 Xilinx xcku3p、并确认了 JESD TX/RX 中的同步。
在上述情况下、确认 CW 信号在 FPGA 中生成并从 RFIC 输出、但当 SIG GEN 的 CW 时。 被施加到 RFIC 输入端口、在 FPGA 中不监测相应的正弦波。
为了验证 RFIC 到 FPGA 路径中的 JESD、当 RFIC TX JESD 中生成斜坡模式时、可以检查通常会检测到灯模式值(如1-1图中所示)的情况、但当向 RFIC 施加 CW 时、仅捕获噪声等精细信号(如图1-2所示)。
1-1
1-2
我希望您能解释上述情况、并请告诉我我需要额外检查的内容。
