• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 126 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950：SYSREF 信号功能逻辑要求

admin
Guru**** 2340560 points
Other Parts Discussed in Thread: AFE7950, LMK04832
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1490212/afe7950-sysref-signal-functional-logic-requirement

器件型号：AFE7950
主题中讨论的其他器件： LMK04832

工具与软件：

您好！  

我们计划在设计中使用 AFE7950器件。

在数据表中、 下面给出了 SYSREF 要求。

需要三个 SYSREF 脉冲
完全同步设备。28. 这三个脉冲对于同步 N 分频器(如果
逻辑的时钟分频器和 JESD204链路建立。 SYSREF 在启动软件中的用法
TI 提供的 AFE79xx 配置指南中介绍了该流程。 对于每个脉冲、SPI 寄存器锁存器为
编程为高电平、在此之后将捕获第1个 SYSREF 脉冲并且忽略以下脉冲。 SYSREF
然后、需要保持低电平、以便 SPI 锁存器在下一个脉冲期间再次编程为低电平、然后再编程为高电平。 之后
这3个脉冲、TI 建议关闭 SYSREF 或将其保持在低电平、以防止杂散耦合到器件中
进行采样

如何计算 SYS-REF 时钟频率范围？  请参阅上述数据表中的"TI 提供了用于计算可能的 SYSREF 频率的 Excel 电子表格"。 请分享电子表格以供参考。

那么 SPI 锁存器与 SYS-REF 信号之间的关系是什么呢？  为什么用 SPI 信号来参考 SYS-REF 信号？

请分享 SYS-REF 信号的详细功能要求？

  • 0
    TI__Guru**** 2340560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Gurusamy、您好！

    如您所述、AFE 在设备配置期间确实需要 sysref 脉冲、可以通过两种方法来实现。 首先是在 AFE 配置期间使用连续 SYSREF、而 AFE 将使用三个 SYSREF 边沿在内部对齐所有内容。 第二个选项与上述选项相同、即使用脉冲 SYSREF 并在 AFE 启动序列的确切点提供脉冲。 在这两种模式下、都可以在 AFE 启动后禁用 SYSREF、以防止杂散耦合到器件时钟中。  

    对于 SYSREF 频率、我们不再建议使用电子表格、并已从文件夹中删除此文件。 相反、我们建议将您的模式加载到 AFE79xx GUI 中、当您运行 AFE 启动时、它会在"Log"窗口中报告最大 SYSREF 频率。  

    使用 SPI 锁存器以便我们可以在 AFE 使用 SYSREF 脉冲时对其进行选通。 这有助于防止 AFE 使用 SYSREF 线路上任何意外的干扰/边沿来重新对齐器件。  

     有关 SYSREF 设置和保持时间要求、请参阅数据表中的第7.10节"时序要求"。  

    此致、

    David Chaparro  

  • 0
    TI__Guru**** 2340560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    感谢您的宝贵响应。

    据我所知、对于 SYSREF 的要求、在 AFE 启动期间、只有在该之后需要的 SYSREF 信号不会被使用。

    我将把 AFE7950芯片的1常开与 XCKU060 Kintex UltraScale FPGA 进行连接。

    使用 LMK04832芯片生成 FPGA 和 AFE 芯片的器件时钟。

    在印刷电路板设计中、AFE 器件时钟与 SYSREF 时钟信号之间的长度匹配是什么？另外、我是否需要将 FPGA 器件时钟与 FPGA 的 SYSREF 信号进行长度匹配？

    从 LMK 路由到 FPGA 的 SYSREF-Request/Sync 信号之间是否需要进行长度匹配？

  • 0
    TI__Guru**** 2340560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Gurusamy、您好！

    第一个问题已在您的另一篇帖子中回答、链接如下。

    https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1496622/afe7950-sp-reg---clock-and-sysref-path-in-afe7950/ 

    对于 SYSREF 请求引脚/同步信号、仅当您有多个 LMK 且需要对齐/同步时、才需要在此方面进行长度匹配。 如果仅使用一个 LMK、则不需要与任何东西的长度匹配。  

    此致、

    David Chaparro