请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7950-SP 主题中讨论的其他器件：AFE7950、 LMK04832
工具与软件：
尊敬的团队：
我使用 LMK04832将时钟源提供给 AFE7950。我的模块中只有一个 ADC 芯片。
时钟和 SYSREF 是从 LMK04832生成的。时钟 路径和 SYSREF 路径的长度匹配在我们的 PCB 中完成。
时钟和 SYSREF 线的长度匹配有什么作用？如果时钟和 SYSREF 之间的长度匹配未完成、将发生什么情况？
关于上述问题、主时钟和 SYSREF 可以在同一层路由？ 如果否、原因是什么
