Other Parts Discussed in Thread: AFE7950
器件型号： AFE7950
我尝试运行的是 1T1R 1.5GHz 带宽设计。 我使用外部时钟设置系统、如 PPT 中所述。 按照 PPT 中提到的复位顺序、我能够实现 Xcvr 锁定。 但是、当我尝试从 Latte 对 AFE 进行编程时、我遇到了以下错误。 我随附了编程文件以供参考。
当我检查设计中提供的 VIO 时、其中大多数都显示为 0、但一些信号具有一些值。 由于 Latte 端子提到了 SYSREF、我修改了设计以将 SYSREF 时钟（在差分缓冲器之后）路由到 GPIO 引脚。 然后、我使用示波器测量信号、随附的照片显示存在正确的频率。
ConfigLmk .txt ConfigAfe .txt 
这是我们在启动时获得的 Latte 日志。它给出了相当大的错误。
#正在执行.. AFE7950/True _Broadband/ConfigAfe.py
#Start Time 2026年03月16日 16:02:12.576000
外部 Sysref 频率应是 1.953125MHz 的整数因子
2T2R1F 编号：0
有效配置：true
LaneRateRx：12375.0
LaneRateFb: 12375.0
LaneRateTx：12375.0
2T2R1F 编号：1.
有效配置：true
LaneRateRx：12375.0
LaneRateFb: 12375.0
LaneRateTx：12375.0
LMK 和 FPGA 已配置。
donot_open_Atharv_full — 器件寄存器复位。
芯片类型：0xA
芯片 ID：0x78
芯片版本：0x11
AFE 复位完成
保险丝场加载自动加载成功完成
无自动加载错误
保险丝场加载自动加载成功完成
无自动加载错误
AFE MCU 唤醒完成并加载补丁。
PLL 已锁定
已配置 AFE PLL。
已配置 AFE SerDes。
已配置 AFE 数字链。
已配置 AFE TX Analog。
已配置 AFE RX Analog。
已配置 AFE FB 模拟。
已配置 AFE JESD。
已配置 AFE AGC。
已配置 AFE GPIO。
Sysref 按预期读取
将 RBD 设置为：42
将 RBD 设置为：15
############ 器件 DAC JESD-RX 0 链路状态###########
修复了通道 0：1 的 1 错误
修复了通道 1：1 的 1 错误
修复了通道 2：1 的 1 错误
修复了通道 3：1 的 1 错误
CS 状态 TX0：0b10101010。 预计为 0b10101010
Buf 状态 TX0：0b11111111。 预计为 0b11111111
无法为器件 RX：0 建立链路；警报：0xf0000000L
########################################
AFE Configuration Complete
#done 执行.. AFE7950/True _Broadband/ConfigAfe.py
#End Time 2026年03月16日 16:02:45.012000
#Execution Time = 32.4360001087s
#=============== 错误：5、警告：0 ============== #
