在“线程: LMK0.4828万”中讨论的其它部件
我们正在测试AFE7444,遇到相位抖动问题。
LMK0.4828万用于为 AFE7444提供时钟(360MHz)
AFE7444内部 PLL被激活 ,并将频率转换为 5760MHz作为DAC 采样率。
当我们在单板上回放AFE7444 (RF回路)时, 相 位抖动大约为 +/- 0.2 度。
我们在2个不同的基座上使用AFE7444: A板上的AFE7444作为 RF TX,而 B板上 的AFE7444作为RF RX,相 位抖动迅速增加到+/-4degree。
通过调整AFE7444 PLL_REGISTER (CP_ADJ Reg),相 位抖动降低到 +/-3degree º,但仍远未达到我们的目标+/- 0.2 度
问题(1) 根据单板上的AFE7444环回测试结果,我们能否确认由于 ADC的时钟和 DAC 的时钟交互,相位抖动较小?
因此,当AFE7444在2个不同的板下进行Tx/Rx回送测试时,由于 ADC 的时钟/DAC 的时钟 不相关 (即使它通过LMK0.4828万同步),相位抖动将变得更糟,对吗?
问题(2)我们是否有解决方案来调整AFE7444 PLL相位抖动性能,以便无论在单板(RF回路)测试还是不同的板测试中,相位抖动始终保持0.2 度 ?