在调试时、当204B 接口通道速率为10G 时、一切都很好。 在12G 时、SYNC 信号偶尔会被拉低、从而导致重新同步。
除了与 SERDES PLL 相关的两个寄存器0x3B、0X3C 的相应修改外、其他寄存器不变。 然后客户 尝试了其他信道速率、8G 正常、但11G 不稳定。 因此、客户想知道这可能是因为导致不稳定的速率很高。
DAC 是直接挑选的、不使用上变频和 PLL。
8G 和10G 性能良好、因此基本配置应该正常。
客户希望了解配置时需要注意的事项。
非常感谢!
此致、
樱桃周
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在调试时、当204B 接口通道速率为10G 时、一切都很好。 在12G 时、SYNC 信号偶尔会被拉低、从而导致重新同步。
除了与 SERDES PLL 相关的两个寄存器0x3B、0X3C 的相应修改外、其他寄存器不变。 然后客户 尝试了其他信道速率、8G 正常、但11G 不稳定。 因此、客户想知道这可能是因为导致不稳定的速率很高。
DAC 是直接挑选的、不使用上变频和 PLL。
8G 和10G 性能良好、因此基本配置应该正常。
客户希望了解配置时需要注意的事项。
非常感谢!
此致、
樱桃周
您好!
该器件预计可通过 JESD204B 接口支持高达12.5Gbps 的串行器/解串器速率。
要再次检查串行器/解串器 PLL 是否配置正确、请随意使用 DAC38RF89 GUI 配置最终用例以交叉检查寄存器设置。 DAC38RF89 GUI 可从以下位置下载:
您好!
感谢您的回复!
最新更新如下:
客户的配置可以在每个速率下工作、但拉塔速率> 10G 存在问题、因此问题应在与串行器/解串器相关的寄存器中。
场合1:在12G 的拉塔速率下、与串行器/解串器 PLL 相关的配置为 x"3b1801";x"3c8051"、DACLK 为2.4G、获得时钟为2400/2/4 * 10 = 3G、而串行器/解串器 PLL 输出时钟为3G。
场合2:另一个是 x"3b0801"、x"3c8029"、获得2400/2/2 * 5 = 3G 的时钟。
两者都可以正常工作、但 SYNC 偶尔会关闭。
模式:LMFSHd = 41121、双路 DAC 单链路模式。
客户想知道是否有任何熟悉的案例可帮助解决问题、或者您是否可以帮助检查此问题?
非常感谢!
此致、
樱桃
您好、Cherry、
客户需要读取错误警报以缩小根本原因。 这可能是信号完整性问题

有关遇到错误的建议、请参阅以下 ppt。
e2e.ti.com/.../1832.General-Alarms-for-All-Converters.pptx
[引用 userid="496057" URL"~/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1045829/dac38rf89-when-debugging-204b-interface-instability-issue/3871669 #3871669"] LMFSHd = 41380、但组合的数据为24位、不符合204B 接口的四字节处理。这是标准 JESD204 F =3模式。 所有 FPGA IP (如 Xilinx 和 Intel JESD204)都应能够支持此模式。 如果不是、它们也可以参考 TI 的 JESD204 IP
https://www.ti.com/tool/TI-JESD204-IP
请您向终端客户提供建议吗? 这听起来不像典型的 WI (无线应用)。 如果是通用目录客户、我可以将其转发给 HSC 团队进行进一步审查。 谢谢。