请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC38RF83 你(们)好 有关 DAC38RF83的两个问题：
1) 1)您能否提供更详细的内部 PLL/VCO 调优过程？ revC 数据表中的图167指示需要对其进行调整、但并未确切说明如何进行调整。 第0页寄存器6的读数是可以接受的、如果读数不是可以接受的、我们应该如何调整第4页寄存器0x33的 PLL_VCO 值？ 注意：我们使用 DAC38RFxx GUI、但仅用于"仿真"以确定寄存器设置。 我们使用自己的软件来配置 DAC。
2) 2)我们希望使用基带数据操作其中一条多 DUC 路径(无混合)。 您能否确认要执行此操作、我们只需禁用混频器和 NCO (使用 MULTIDUC_CFG2寄存器)？ 然后将不会进行混合、并将内插的 I & Q 数据相加并输出到 DAC。 如果我们将 Q 数据设置为零、则应根据从0到 Fbw Hz 的内插 I 数据输出基带信号。 (其中 Fbw ~= 0.8 * FS/(2* interp factor )))
谢谢！
Scott
