您好、再说一次、
我对 SYSREF 捕获电路(我仍需要跟进该电路)提出问题的动机是、我们的系统出现故障、但我们没有看到射频输出、 我似乎能够通过在关闭 SYSREF 之前添加延迟来修复该行为(整个初始化序列由不再在我公司工作的 FPGA 设计人员提供)。
所以、我的问题的核心是: 如 DAC38RF8x 数据表的图167 (标有"开始 SYSREF 生成"之后的方框中的红色文本)所述、我是否可以做任何事情来确保在此处列出的4个单独步骤中看到所需的各种2个 SYSREF 上升沿? 例如、是否有可通过读取特定寄存器来检查的条件?
再次感谢、
Matt