请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7685 您好：
我在项目中使用 AFE7685、由于我们不使用任何评估板、因此我们将其放置在我们自己的 PCB 上。 根据数据表、我们为输入和输出 syncb 信号配置 syncb_CMOS。 具体而言、我们使用 syncb_cmos0作为输入 syncb、使用 syncb_CMOS1作为输出 syncb。 同时、我们在设计中使用的是全部4T4R、这意味着我们将4T 配置为单个 syncd 引脚、将4R 配置为另一个 syncd 引脚。 但是、当我们启动整个芯片时、我们观察到在我们重置 JESD 状态机后无法上拉 syncb_CMOS1 (输出 syncb)。 之后、我们稍微修改了寄存器配置(仅启用4个 SRXs、而不是 SerDes 接口的所有8个 SRXs)、可以上拉 syncb_CMOS1。 我不知道为什么会发生这种情况、我们是否有可能使用单个 syncb 输出和全部8个 SRXs？
另一个有关数据表的问题是、我们要在 ADC 侧执行传输层测试、该测试与 JESD_SERDES_TX 页中的寄存器0x62~0x71相关。 但我找不到这些寄存器的详细信息。 在哪里可以找到这些寄存器的文档？
谢谢
Kevin
