请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7920EVM 大家好、
对于我正在研究的项目、预计 AFE7920EVM 的4个 DAC 将分别以2245 MHz、5020 MHz、8212.5 MHz 和6812.5 MHz 的频率输出信号、 分别具有32.5MHz、90MHz、375MHz 和375MHz 带宽。 DAC A 应始终在频率 A 上输出信号、DAC B 在频率 B 上输出信号等 在任何时候、只能有2个 DAC 发送信号、而其余的2个 DAC 不工作。 实时用户选择4个 DAC 中的哪2个在给定时刻传输数据。
DAC 的输入可以来自 FMC 或3个 ADC。
当使用3个 ADC 来获得输入时、输入是载波信号、分别为870MHz、500MHz、637.5MHz、32.5MHz、90MHz 和375MHz 带宽。 与 DAC 的情况类似、ADC A 应始终在频率 A 接收信号、ADC B 应在频率 B 接收信号等
如果 FMC 发送数据信号、它将始终是带宽相同的 BOC (40、20)信号、这些是所有4个 DAC 的相同输入。
在任何给定的时间、2个工作 DAC 应根据用户的选择从 FMC 或任何 ADC 传输数据。
对于整个操作、预计将使用设置为163.68MHz 的外部时钟基准。 我想知道 AFE7920EVM 提供的内部 PLL 是否可以与该外部时钟配合使用、或者除了163.68MHz 基准之外、我还需要使用外部 DAC 和 ADC 时钟吗？ 根据我的理解、我认为这对于分辨率至关重要、因为所选的 DAC 和 ADC 采样率必须是基准时钟的整数倍。
此致、
Željko μ A
