请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC32RF80 主题中讨论的其他器件：LMK04828、
您好！
我有带两个 ADC32RF80 + LMK04828 + FPGA 的定制板。
我在 FS = 2400MHz、单频带复数输出、抽取= 32、LMFS = 2441上运行 ADC。
ADC 和 FPGA 均通过一个 LMK (参考时钟和参考时钟)计时。
每个 ADC 都工作正常、我看到的样本很好。 我无法同步来自两个 ADC 的数据。 两个 ADC 从发生器获取相同的信号。 在 FPGA 中、我看到 JESD 链路后样本偏斜(1-4个移位样本)。
下面是我设置系统的步骤：
1.通过 GPIO 引脚复位 LMK。
2. LMK 初始化、SYSREF 被禁用。
3.通过 GPIO 引脚复位 ADC。
4. ADC 的初始化(我还设置寄存器0x01E DDC DET LAT)。
5. FPGA 中 JESD 接口的初始化。
6.启用 SYSREF 作为非周期性多次脉冲(使用 SYSREF 的数据表第33页、8.3.3.1页)：
a)写入 LMKSYSREF 脉冲命令(第1个 SYSREF)
b)延迟> 40us
c)设置 ADC 中的屏蔽 CLKDIV 位
d)写入 LMK SYSREF 脉冲命令(第2个 SYSREF)
e)写入 LMK SYSREF 脉冲命令(第3个 SYSREF)
f)在 ADC 中设置屏蔽 NCO 和 LMFC 计数器位
g)写入 LMKSYSREF 脉冲命令(第4个 SYSREF)
