大家好、
此问题与此处发布的问题有关： https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1189054/afe7920evm-afe7920evm-lmc-settings-issue
目前、在上述链接的介绍性问题中介绍的设置中、我们有一些问题需要了解 LMK 输出行为。
在下面的原理图中、我们分别在 GTXCLK 和 FPGA_REFCLK 引脚上看到 FPGA 侧的一半参考时钟和1/64参考时钟 
我想知道是否有方法可以通过更新相关分频器来更改这些值并将其设置为参考时钟值。 此外、如果可以执行此操作、我不确定如何通过 Latte 或通过某些脚本执行此操作
您能就此提供一些指导吗？
此致、
Željko μ A
您好 Željko、
只需确保您仍在尝试在旁路模式下使用 LMK？ 如果您对脚本进行了任何更改、您能否向我们提供一份脚本副本？
要使用 LMK 分频器 、您必须在非旁路模式下使用 LMK。 您可以在启动部件后通过单击 Latte 右侧“Device list”(设备列表)下的“LMKClock Divider”来更新它们。 然后、您可以转到不同的选项卡来更改分频器、如下图所示：
要读取这些值，您需要单击“View RegProgrammer”，并将读出模式设置为3线 SPI：
这样、您就可以右键单击 LMK 时钟分频器上的值、并按如下所示读取它们：
最棒的
Camilo
您好 Željko、
GTXCLK 的频率为163.68MHz、等于基准。 您能否尝试使用示波器触摸 EVM 上的 C273焊盘进行测量？
FPGA_SYSREF 和 Sysref 均已断电。
而 FPGA_REFCLOCK2的频率错误、因为它没有设置为旁路模式。 要将其设置为旁路模式、请在脚本中包含以下行：
lmk head.page.dCLK8_SDCLK9_controls.Analog _Dig_Delay.dclk_mux_lt_1_0_gt_=2
DCLKOUT 的分频器位于各自的选项卡上、Sysref 的分频器位于 Config_Sysref_Sync_Device 选项卡中。 例如、如下面所示、DCLKOUT0的分频器位于 DCLK0_SDCLK1选项卡上(分频器仅在您不处于旁路模式时适用)：
SDCLK1的分频器位于 Config_Sysref_Sync_Device 选项卡中、因为它设置为 sysref 输出：
应将读出 SPI 模式设置为3根导线、以便可以读回这些值。 将其设置为3线 SPI 后、您将能够进行写入和读取。
您好 Željko、
我很高兴我的答复解决了这些问题。 以回答您之前的问题。
是的、这就是该代码行所做的事情。
可以，通过使用“LMKClock Divider”窗口可以看到支持的其他值。 在 DCLK 选项卡中、将其设置为 BYPASS (如下图所示)、您可以看到其他选项。 每个都对应于从上至下的0到3的值。 例如、下拉列表上的旁路模式对应于您看到的2值。
另一种检查方法是双击下拉列表旁边的文本。 这将复制变量名称：
然后可以将其粘贴到命令行窗口中、如下图所示：
如果单击 Enter、它将在日志窗口中显示其当前值：
但是，如果您不想处理这些值，您可以使用“LMKClock Divider”窗口按照我在前一个响应中所述进行读取和写入。
最棒的
Camilo
