[参考译文] AFE7900EVM：抽取因子与 JESD204设置

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1215960/afe7900evm-decimation-factor-vs-jesd204-setup

器件型号：AFE7900EVM

尊敬的支持部门：

目前、我正在使用 ZCU102电路板的参考设计、该设计具有以下参数：

FPGA 侧(需要实施8个通道)：

Latte 端(ADC 和 LMK)：此处是指向该脚本的链接。我无法直接在此处插入： TI_IP_12Gbps_8Lane_ConfigLmk.py

1) 1)我的预期目标是什么

我需要将 ADC 的抽取因子设置为 DDC = 48。在本例中、我将在拉特中收到一条失败消息、显示"ADC Serdes TX 通道速率不在 Serdes 范围内。车道速率：1013.76。' 这可能意味着低通道速率。如果我理解正确、就需要使用仅包含四个通道的模式、对吗？需要对此设置进行修改的内容(在拉特脚本和 FPGA 端)。

第二、在不同的模式下、采样格式是什么？即4个通道映射到 a) 1个通道、b) 2个通道？

2) 附加问题

该参考设计使用8个通道、那么为什么脚本设置为：sysParams.LMFSHdRx=['44210'、'44210'、'44210'、'44210']、这应该意味着4个通道？

提前感谢您的支持！

此致、

Tomas

2 年多前

0 admin 2 年多前

TI__Guru**** 2389780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tomas：

1. AFE79xx 加密文件夹中的 AFE79xxEVM + ZCU102有两种 TI JESD204 IP 参考设计。一种设计使用8b/10b 编码、SERDES 通道速率~10Gbps；另一种设计使用64b/66b 编码、SERDES 通道速率~12Gbps。我看到您在使用第二个解决方案。由于您的目标是使用抽取48、SERDES 通道速率将低于6Gbps。在这种情况下、应使用8b/10b 编码。请使用8b/10b 设计作为起点。有关这方面的更多详细信息、请参阅本应用手册中的表4-2： https://www.ti.com/lit/an/sbaa402a/sbaa402a.pdf

使用抽取因子48时、使用2个通道时、通道速率将~5Gbps。

2.脚本中给出了2个 Rx 通道的 LMFSHdRx 参数。因此、"44210"表示2个通道4个通道。即所有4个 Rx 通道对应8个通道。如上所述、要仅使用2个通道、请将 LMFSHdRx 参数设置为"14810"

此致、

Vijay

0 admin 2 年多前

TI__Guru**** 2389780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Vijay、您好！

感谢您的快速响应！

可以、步骤如下：

1) Latte 端:更新 setupParams.fpgaRefClk、sysParams.LMFSHdRx 和 sysParams.ddcFactorRx
2) 2) FPGA 端：更新2通道的收发器 IP 和适当的 larate (和参考时钟)、更新由 PLL 生成的 sys_clck 并重新映射数据。

JESD204 IP 的输出数据格式是什么？如果我有2个通道、但有4个通道、每个通道都有2个16对 IQ、那么每个帧的格式是什么？

很多人都是这样的。

Tomas

0 admin 2 年多前

TI__Guru**** 2389780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tomas：

当对4个通道使用2个通道时、即4个 Iq 通道对时、帧格式如下所示：

发送	28810
八位位组	1.	2.	3.	4.	5.	6.	7.	8.
通道1	tx1_i0[15：0]		TX1_Q0[15：0]		Tx2_i0[15：0]		TX2 Q0[15：0]
通道2	TX3_i0[15：0]		TX3_Q0[15：0]		TX4_i0[15：0]		TX4_Q0[15：0]

此致、

Vijay

0 admin 2 年多前

TI__Guru**** 2389780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Vijay、您好！

感谢您提供数据格式。不幸的是、这里探讨了另一个问题-对于我的例子、通道速率= 4.9152Gbps、需要61.44MHz 的参考时钟。但是、不能设置此值：

设置 setupParams.fpgaRefClk = 61.44#184.32#时、收到以下错误消息：

# File "C:\Users\TSV\Documents\Texas Instruments\Afe79xxLatte\lib\\AFE79xxLibraries\\AFE79xxLibraryPG1p0\\resourceFiles\mFuncDecorator.py", line 88, in inDecorator
# a=func(*args,**kwargs)
# File "C:\Users\TSV\Documents\Texas Instruments\Afe79xxLatte\lib\\AFE79xxLibraries\\AFE79xxLibraryPG1p0\\resourceFiles\mLmk.py", line 58, in lmkConfig
# self.lmkPllConfig(deviceRefClk,sysrefFreq,False)
# File "C:\Users\TSV\Documents\Texas Instruments\Afe79xxLatte\lib\\AFE79xxLibraries\\AFE79xxLibraryPG1p0\\resourceFiles\mFuncDecorator.py", line 88, in inDecorator
# a=func(*args,**kwargs)
# File "C:\Users\TSV\Documents\Texas Instruments\Afe79xxLatte\lib\\AFE79xxLibraries\\AFE79xxLibraryPG1p0\\resourceFiles\mLmk.py", line 249, in lmkPllConfig
# lmk.head.page.DCLK0_SDCLK1_controls.Out_control.dclkout_DIV_lt_4_0_gt_ = int(round(divInputClk/setupParams.fpgaRefClk)) #LMK04828 VCO = 2949.12MHz. FPGACLK = LMK04828VCO/12 = 245.76MHz.
# File "core\mEntity.py", line 159, in __setattr__
# File "core\mDataTypes.py", line 441, in setValue
# File "core\mDataTypes.py", line 479, in writeValue
# File "C:\Users\TSV\Documents\Texas Instruments\Afe79xxLatte\lib\\AFE79xxLibraries\\AFE79xxLibraryPG1p0\\resourceFiles\mlmkDevice.py", line 16, in writeProperty
# regVal = (regVal & r.zeros()) | (r.shift(value) & r.ones())
# File "core\reggie\mProperty.py", line 23, in shift
# TypeError: unsupported operand type(s) for 
# 
#

0 admin 2 年多前

TI__Guru**** 2389780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Tomas：

这是 LMK 导致的问题。使用 LMK PLL 时、VCO 为2949.12MHz、并且 LMK 无法分频到61.44MHz、因为最大的分频器值为"32"。要解决此问题、您需要向 LMK 提供一个外部时钟、该外部时钟将用于生成 AFE 参考时钟和 FPGA 时钟。

我建议为 AFE EVM 上的 LMK_CLK_IN 提供一个491.52MHz 时钟、并在脚本中更改以下设置。

lmkParams.pllEn			= False
lmkParams.inputClk		= 491.52 # Valid only when lmkParams.pllEn = False
lmkParams.lmkFrefClk	= True
setupParams.fpgaRefClk	= 61.44 # Should be equal to LaneRate/40 for TSW14J56

此致、

David Chaparro

射频与微波（参考译文帖）

射频与微波（参考译文帖）(Read Only)

[参考译文] AFE7900EVM：抽取因子与 JESD204设置