[参考译文] AFE7900EVM：特定配置的 JESD204和 Latte 配置(DDC = 48)

尊敬的 Tomas：

我查看了您共享的脚本、似乎 AFE 没有针对64b66b 编码进行配置、您能否确认是否计划使用64b66b？ 如果您计划使用8b19b 编码、我建议您首先使用8b10b 参考设计。 此外、我注意到 DAC 和 ADC 的通道速率不同。 我们建议 ADC 和 DAC 的通道速率相同。 这意味着您需要更新 LMFS 参数和内插值、以便通道速率相同。 如果您不打算使用任何 DAC、那么您可以在脚本中将其禁用、并且您不必担心 DAC 配置。  

1.如果您使用8b10b 编码、那么 ADC 的通道速率将是4.9152 Gbps。  

2.您看到此错误的原因是 EVM 上的 LMK 仅支持最高32的分频器。 当 VCO 设置为2949.12MHz 时、只能获得92.16MHz。 如果您想获得61.44MHz 的输出、您可以使用 J14 LMK_CLK_IN 为 LMK 提供外部基准、并在 Latte 中设置相应的 LMK 参数。 对于 LMK 的983.04MHz 输入、请参见下图。 (请注意、外部频率还必须能够为 AFE 提供491.52MHz 参考)

...

3、Rx 的通道数为2。  

4.脚本显示的编码为8b10b。

5. Rx 的 F 参数为"8"、如 LMFS 14810所示。 在脚本中、K 设置为"16"、因此您的 FPGA 应与该值匹配。 8b10b 编码中不使用 E 参数、因此您无需在 Vivado 项目中修改此参数。  

Latte 中要发生的变化：

1.配置 DAC 时应确保通道速率与 ADC 匹配、如果不使用 ADC、则将其禁用。

2.更新 LMK 时钟参数以期望输入到 J14，以便您可以获得61.44MHz 的时钟。

TI JESD204 IP 中需要更改的事项：

1.更新头文件以更新 LMFS 参数。

2.根据通道速率和使用的通道更新收发器 IP。

3.更新 refdesign_rx.sv 文件中的数据解包。 需要针对14810帧格式更新此字段

...

需要注意的一点是、我们正在研究 LMFS 14810的参考设计和48的抽取因子。 我们预计在4月28日前完成这些设计并上传。  

此致、

大卫·查帕罗  

尊敬的 David：

是的、没错-我计划使用8b10b 编码(我也认为这是 具有16位输出分辨率的 DDC = 48的唯一可能选择)。

我尝试为 DAC 设置相同的通道速率(LMFS 参数)、但对我的问题没有影响。

所有其他步骤都应该是正确的。  

很高兴知道这种支持计划 在本月底之前-感谢它。 我将能够将我的设计与它进行比较、或者在我的设计中使用您的参考设计作为新的起点。  我很期待这件事。  请在参考设计推出后立即通知我。

谢谢。

祝您周末愉快！

托马斯

尊敬的 David：

此问题是否有任何更新？  

此致、

托马斯  

尊敬的 David Chaparro：

我想问、在何时提供此参考设计是否有任何更新。 非常感谢您提供的信息。

此 致、

托马斯  

尊敬的 David：

仍然无法与参考设计结合使用？

非常感谢。

托马斯