This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1299079/afe7950-multi-chip-sync
您好！
1个系统中采用48个 AFE7950后、就会有很多 FPGA。
在这种情况下、系统如何执行 AFE7950的48u 的同步？
波束形成器 IC、任何软件或任何时钟？
谢谢。
系统可配置为 FPGA 的多个阶段。 (级数取决于 FPGA 的 I/O 和性能能力)
在 FPGA 的第一级、可将多个 AFE7950连接到具有 JESD204B I/F 的 FPGA、从而从 AFE 芯片组收集数据。
在 FPGA 的第二级、如果 FPGA 的第一级上有许多 FPGA、第二级 FPGA 将从第一级 FPGA 收集数据。
...
最后,所有的数据将被汇总到1个 MPSoC ( SOM ) FPGA 板.
此时、所有 AFE 芯片组都应同步以实现射频端的同步处理。
我知道、在一个板中直接连接到 FPGA 的速度 AFE 可以使用 LMK04828进行同步(例如)。
但是、如果第一级 FPGA 配置为不同的板、如何在第一级 FPGA 的板之间实现同步。
最后一点。 所有 AFE 芯片组都应同步到扫描目标、我们如何配置所有同步？
尊敬的 David：
下面的参考设计展示了如何使用 TI 时钟部件为多个 AFE 计时。 这可用作参考。
https://www.ti.com/tool/TIDA-010230
此致、
大卫·查帕罗
尊敬的 David： 感谢您的回复。 在本参考设计中、LMX2820器件向 AFE7950器件提供 DCLK (8847.36MHz)、未使用 AFE7950的内部 VCO。 是这样吗？ 是否可以仅通过外部 SYSREF 信号并使用 AFE7950的内部 VCO 生成 DAC 时钟来在多个 AFE7950之间实现多芯片射频相位同步？ 此致、 弗拉基
您好、Vladimir、
在该参考设计中、AFE 使用的是8847.36MHz 的外部时钟、而内部 PLL 未使用。
如果您计划使用 AFE 内部 PLL、那么您仍然可以使用 SYSREF 信号同步多个 AFE。 实际上、使用 AFE Fref 满足 SYSREF 设置和保持时间要求会更容易、因为频率会更低。
