[参考译文] AFE7769DEVM：AFE7769DEVM PCB 损耗数据、dk 和 df

尊敬的 Alder：

它基于 FR4。 我们可以跟进堆叠信息、

-姜

感谢 Simran 提供重要信息。

370HR DF=0.021、这是一个高电平、它会对布线侧的每长度损耗造成很大影响。

对于 JESD204B、插入损耗约为4dB、如下图所示。  

考虑到布线长度损耗、FMC 连接器损耗、我们在配合侧似乎没有太多裕度、对吗？

尊敬的 Alder：

在 JESD204B 方面、我们已经验证了 FPGA 和 AFE7769DEVM 的 JESD 连接、SerDes 速率为9.8Gbps。 如果您可以提供有关您的设计的更多信息、则可以帮助您更加清楚：

• 您正在使用哪种 FPGA 进行设计、您是否有电路板设计/原理图？
• 该设计的计划 SerDes 通道速率是多少？
• 基于 AFE7769DEVM 设计的 FPGA 和电路板上的预期串行器/解串器布线长度是多少？ 此外、您计划将布线布置在哪一层？

谢谢！

此致、

西姆兰

您好、Simran：

• 您正在使用哪种 FPGA 进行设计、您是否有电路板设计/原理图？

英特尔 Agilex 5

• 该设计的计划 SerDes 通道速率是多少？

根据 JESD204B 规范、12.5Gbps 和 JESD204C、寻求高达28Gbps 的

• 基于 AFE7769DEVM 设计的 FPGA 和电路板上的预期串行器/解串器布线长度是多少？ 此外、您计划将布线布置在哪一层？

从 FPGA 到达 FMC 连接器的4.5英寸。 M4材料的第7层 L14。

谢谢。
此致、
阿尔德