[参考译文] AFE7950：I/O 引脚连接到 FPGA

尊敬的和彦：  

我们建议查看在 EVM 上建立的连接、作为所需 I/O 引脚的基准。  

我还在下面列出了所需的 I/O 连接：

• STx/SRX 通道(SERDES 通道)
  • 所需的通道数将基于 LMFS。
• SPIA
  • SPIA 是默认连接的唯一 SPI 端口、将用于启动 AFE。
  • SPIB1&2是可选的、可在器件配置后使用。
• Rx / Tx 同步  
  • 仅在使用8b10b 编码时才需要。
  • 两个同步均可配置为 LVDS 或 CMOS。  
• AFE 复位  
• 其他 GPIO 是可选的、您可以根据配置要求连接任意数量的 GPIO。  
• 请注意、他们仍应阅读所有引脚的引脚说明、因为为使 AFE 正常工作、必须正确设置某些引脚。  
  • 例如、必须正确设置 JTAG 和 BIST0/1引脚才能使 AFE 正常运行。

此致、

大卫·查帕罗