This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1277895/afe7906-afe7906-adjust-the-sampling-timing
这次使用的 ADC 配置为 使用1 PLL 和2个 ADC 用作4个通道 x 2 = 8个通道。
两个 ADC 的 REFCLK 和 SYSREF 模式的容差为0.1mm。 我尽量避免出现错误。
调整两个 ADC 到 ADC 的采样时序。 有什么方法可以做到这一点吗？
大家好、团队
我的客户正在寻找反馈、那么您能回答一下吗？
此致、
尊敬的 Tatsuya：
只是确认一下、您的图中的 ADC1和 ADC2是否是两个单独的 AFE7906s？ 在 AFE 内部、无法调整 ADC 的采样时序、因此我想确认您参考的是两个单独的 AFE。
如果是针对两个 AFE、则调整采样时序的方法是使用内部延迟来调整来自 LMK 的其中一个时钟、因为 AFE 无法在内部调整这一点。
大卫·查帕罗
此设计使用两个 AFE7906、 ADC1和 ADC2作为器件独立的 AFE7906 JESD204c 4通道、每通道2个 传送
