工具与软件：
尊敬的 Expert：
JESD 接收器应通过将 SYNC~信号置为有效来生成同步请求。
在我们的 RU 系统中、我们在初始化时看不到 AFE7799断言 SYNC~信号、而我们的 FPGA 在初始化时断言 SYNC~。
我们的问题是、
1.单向同步~够吗? 这意味着 JESD 的 FPGA Rx ASSERT SYNC~μ s 和 JESD Tx 的 AFE7799可以覆盖反向同步？
2.如果不是这样,如何启动同步? 即、如何使 AFE7799将 SYNC~信号置为有效
非常感谢！
John
John、您好！
在我们的 RU 系统中、我们在初始化时没有看到 AFE7799断言 SYNC~信号、而我们的 FPGA 在初始化时断言 SYNC~。
当您完成 AFE7799的启动或执行 ADC DAC 同步时、您应该能够看到 SYNCOUT 从逻辑高电平切换到逻辑低电平。 逻辑低电平是一个同步请求、请求 FPGA 发送 K28.5握手字符。 一旦 FPGA 和 AFE7799 TXDAC 完成 JESD204B 上的握手、SYNCOUT 将变为逻辑高电平
1. 单向同步~Ω 足够吗？ 这意味着用于 JESD 的 FPGA Rx 将 SYNC 置为有效~且用于 JESD Tx 的 AFE7799可覆盖反向同步？
如果您的意思是单向 SYNC~意味着 FPGA 发送 AFE7799 RX 上行链路的 SYNCOUT (对于 AFE、为 JESD204 TX)、则单向 SYNC~是不够的。 您需要双向同步
请参阅下图：
https://www.ti.com/lit/an/sbaa422/sbaa422.pdf
2. 如果没有、如何启动同步？ 即如何使 AFE7799置位 SYNC~信号[/报价]您可以使用 C API adcDacSync (1)
