请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7950EVM 工具与软件：
您好！
我们正在设计定制 AFE7950EVM 并使用 JESD204C。 我们需要确认高速接口 PCB 布局。
ADC 的采样频率为3GSPS、这意味着奈奎斯特频率为1.5GHz。 但是、由于输入射频信号带宽为12GHz、我们知道设计的模拟部分(包括 PCB 布线)必须支持高达输入信号的频率、以避免在降频转换之前出现任何失真或损耗。 为了解决这个问题、我们已经对布线进行了布线、以支持 RX 和 TX 路径的高达24GHz 的频率(考虑二次谐波)。
对于 JESD204C SERDES 接口、最大通道速率为29.5Gbps、基频成分约为比特率的一半(14.75GHz)。 考虑到这些高速信号的上升和下降时间、我们考虑了谐波并对 JESD 线路进行了布线、以支持高达44.25GHz 的频率(三次谐波)。
请您确认我们的方法是否正确、是否足以使设计按预期运行？ 在我们继续之前、您是否会建议任何调整？
感谢您的帮助。 我们期待您的反馈。
此致、
