Other Parts Discussed in Thread: AFE7951
工具与软件:
大家好、我在尝试找到一个指南或者解释、说明如何使用几个在频率和时间上实现同步的 AFE7951芯片。
我有多个 FPGA、每个 FPGA 在 JESD204中连接到 AFE。 如何确保一个芯片的4 Rx 位与另一个芯片同步?
我是否需要公共 LO、或者 REF CLK 是否 足够? 芯片的 SYSREF 是否需要通用? 要设置的寄存器很少?
整个同步机制是什么?
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: AFE7951
工具与软件:
大家好、我在尝试找到一个指南或者解释、说明如何使用几个在频率和时间上实现同步的 AFE7951芯片。
我有多个 FPGA、每个 FPGA 在 JESD204中连接到 AFE。 如何确保一个芯片的4 Rx 位与另一个芯片同步?
我是否需要公共 LO、或者 REF CLK 是否 足够? 芯片的 SYSREF 是否需要通用? 要设置的寄存器很少?
整个同步机制是什么?
谢谢!
尊敬的 Maor:
我想首先、我建议 参考下面的 PowerPoint、该 PowerPoint 介绍了如何使用 JESD204B 实现确定性延迟。 AFE 器件使用子类1、PowerPoint 在覆盖序列方面表现良好。 尤其是幻灯片13中的图。 JESD204C 非常相似、但不再使用 SYNC 信号。
在保证确定性延迟之后、还有一个步骤是确保跨多个器件同步 NCO。 实现这一目的的一些常见方法如下。 第一个选项最容易实现:
此致!
Camilo