This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/1518110/awr2243-about-lo-line-link-budget
工具/软件：
大家好！
在使用 AWR2243设计级联系统时、我对 LO 链路预算有疑问。
AWR2243 LO 输出功率的典型值为7dBm、输入范围为-6~7dBm。
当我使用两个 AWR2243时、‘s 最佳 LO 输入电源是什么？
(我想知道什么是我的目标 PCB 损耗最合适。)
谢谢、
大家好
请检查此 问题！
嗨、Manwoo、
很抱歉、由于漫长的周末、延误时间太长。 请参阅以下应用手册中有关链路预算的第4节、如果需要进一步的说明、敬请告知。
AWR2243级联(修订版 B)
此致、
Aydin
你好、艾丁！
感谢您的答复！
我已经阅读了文档、但找不到什么是最佳的 LO 输入电源。
如果 LO 输入电源在建议的 LO 输入功率范围内、LO 输入电源不重要？
(-6dBm 和7dBm 也是相同的性能？)
是的、-6dBm 至+7dBm 之间的任何 LO 输入功率都在规格范围内、但为了获得最佳性能、您希望 LO 输入约为+3dBm 至+6dBm。 这意味着从主器件的 LO_OUT 到从器件的 LO_IN 的总 LO 路径损耗约为1dB 至4dB、以提供出色的相位噪声和 PLL 性能。 请通过仿真以您使用的电路板材料确认损耗。
感谢您的友好回答。
MMIC 具有出色的 LO 输入功率以实现出色的相位噪声、并且通常是 PLL？
它是关键价值吗？ (如何区分(3~6dBm)和(-6~3dBm))
是的、尽管 AWR2243S 的 LO 输入规格可以支持–6dBm 至+7dBm 的宽范围、但我们通常建议在 LO 输入端以+3dBm 至+6dBm 为目标、以获得出色性能。 这 提供了理想的相位噪声和 PLL 裕度、尤其是在考虑任何 PCB 布线损耗、材料差异或随时间推移与温度相关的漂移的情况下。 因此、建议保持接近+3dBm 至+6dBm、这样可确保一致的 LO 驱动和稳健性。
感谢您的答复。
从稳健性的角度来看、是否建议这样做？ 然后、在相同的条件下、+3dBm 和-3dBm 之间的区别是什么？ 是否存在性能差异？
为了澄清这一点、当我提到"稳健性"时、我指的是具有足够的余量。 归根结底、实际上是取决于器件之间的 LO 路径损耗。 虽然–3dBm 和+3dBm 都在规格范围内、但在实践中、您总是希望设计裕度、而不是正好位于下边缘。 这可以确保 PCB 布线或长期变化产生的任何额外损耗都不会导致信号低于所需的最低电平。
但是、您是设计双芯片还是四芯片 AWR2243？ 如果是2个芯片、则不需要 Wilkinson 分频器、因为可以将 FMCW _CLK_OUT 直接短接至 FMCW _SYNCIN2。 不过、在2188的2芯片级联中、您需要有一个 Wilkinson 分频器。
我知道这是为了让人窒息的余量！
