器件型号: AWR2E44PEVM
Pbist 之前曾讨论过它是否可以在 L2 存储器上进行、这是结论:“与 TI 讨论后、PBIST 仅通过 L2 上的 RBL 运行、这对 L3 来说是一个风险、因为它将包含安全相关数据。“
因此、这意味着 PBIST 从 L2 上的 RBL 运行、并且无需从 MSS 内核执行任何操作是否正确? 由于我对它有安全手册 SRAM_R2 中的 ID 的系统要求、我认为这不应该是 MSS 要求。
我在安全手册 SRAM_R2B 中对 PBIST 自检的 ID 有另一个要求、对于 MSS 内核是否也应拒绝它、因为我们不执行 PBIST?
对于此 ID MBX3、应根据安全手册仅对 DSS 核心执行此操作?
作为结论,MSS 核心不应该做任何与 PBIST 机制? 请确认
