[参考译文] AWR1243：DIG_SYNC_IN 中的同步不确定性

admin

Guru**** 2601915 points

Other Parts Discussed in Thread: AWR1243

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/660370/awr1243-synchronization-uncertainty-in-dig_sync_in

器件型号：AWR1243

尊敬的所有人：

我目前正在研究 MIMO 设置的算法部分、该设置包含通过其级联功能同步的多个 AWR1243芯片。

如果我理解正确，将使用 DIG_SYNC_*来同步数据捕获。 SWRA574A 的第2.2.3节列出了影响此信号的不平衡的若干来源；虽然其中大多数可能可以校准、但我不确定0/0.55ns (一个同步时钟周期)的(非确定性)同步不确定性。

由于编码角度信息的相对 Rx 延迟大约为几 ps、我想知道这种不确定性如何影响标准 MIMO/相位处理？

在多帧/帧触发事件期间、是否有办法在不同器件的捕捉单元之间保持一致的相位关系？如果不是、这种不确定性如何在您的级联演示设计中得到考虑？

谢谢、此致、
David

7 年多前

0 admin 7 年多前

TI__Guru**** 2601915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您计划在设计中级联多少个 AWR1243？

谢谢你
Cesar

0 admin 7 年多前

TI__Guru**** 2601915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Cesar、

这一点取决于我的问题的答案以及我们遇到的其他哪些限制因素、但可能超过4个器件。但是、即使对于2个器件的简单情况、我也无法从概念上了解如何以简单的方式补偿 Rx 通道中的非确定性相位差(即不估算每帧的相位误差)。或者、是否可以在某种程度上满足帧触发路径中假设的1/0.55ns = 1.8GHz 同步时钟的设置/保持时序、从而消除不确定性？

此致、
David

0 admin 7 年多前

TI__Guru**** 2601915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：
芯片到芯片之间可能存在550psec (0.550nsec)的不确定性。此不匹配是在 ADC 采样点，因此相位不匹配将取决于 IF 频率。
即使在最大 IF 带宽为15Mhz 时、这也会导致相位不匹配小于2.9度。对于较近的物体、这将更小的相位失配。

此致、
Vivek

0 admin 7 年多前

TI__Guru**** 2601915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Vivek、

感谢您的帮助回答！请允许我详细说明、以确保我正确理解：
- HF 路径的任何部分都不受同步不确定性的影响、因此 MIMO 通道的确定性相位对齐仅取决于 LO (20GHz 斜坡)分布的质量。
- 550ps 延迟仅会在降频转换后改变 ADC 采样间隔，因此它会转换为与您指出的 IF (而非载波频率)成比例的相位不确定性。

是这样吗？

谢谢、此致、
David

0 admin 7 年多前

TI__Guru**** 2601915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 David：
没错。射频载波相位对齐取决于电路板上的20GHz LO 分布。

此致、
Vivek

传感器（参考译文帖）

传感器（参考译文帖）(Read Only)

[参考译文] AWR1243：DIG_SYNC_IN 中的同步不确定性