[参考译文] AWR1243BOOST：基本接口问题

您好 Rick、

        AWR1243仅支持 CSI2接口作为从器件传输原始 ADC 数据的接口。  swru520a 是 AWR14xx/16xx 的技术参考手册、而不是 AWR1243的技术参考手册。  AWR1243、  这是一种雷达前端、具有 SPI 接口来控制器件、CSI2接口用于输出 ADC 输出以进行后处理。 您可以参考数据表中的相同内容。  

生产器件不支持该器件上的 LVDS 接口。    

此致

AK

此外、对于 AWR1243、LVDS 接口是调试接口、ADC 原始数据可通过 LVDS 接口从线路输出进行调试。 此 LVDS 接口具有7对差分信号、4条数据通道、1条 LVDS 时钟、1条 LVDS FRCLK、1条 LVDS 有效信号。
数据和时钟通道与 CSI2通道进行多路复用。 HS_DEBUG1/2代表 LVDS FRCLK、LVDS_有效。



此致
AK

您好、Abdulrahem、

非常感谢您的快速回复。  您的第二个回复似乎与您的第一个回复相矛盾：澄清一下，AWR1243的生产芯片*支持 LVDS 接口吗*？

此致、

Rick

您好、Abdulrahem、

仍然希望对此进行澄清、因为一个答案似乎是、AWR1243的量产芯片不支持 LVDS、另一个答案是。

谢谢、

Rick

您好 Rick、

               AWR1243上的 LVDS 接口支持用作调试接口(如 TSW1400设置)，但不支持用作 将原始 ADC 数据传输到主机处理器进行后处理的数据接口。 希望这能澄清。

如果您需要更多信息、请告知我们

此致

AK

我认为我理解。  听起来、LVDS 接口适用于我们的应用、我们将在该应用中将这七对连接到 FPGA、以便将数据连续流传输到计算机。  您能给我点一个更全面地描述 LVDS 接口的文档吗？  我已经阅读了 swra555.pdf、例如、我在第5.1秒中看到了数据包结构。  但是、时序图在哪里描述了您在之前的响应中提到的"frame_clk"和"frame_valid"信号？

感谢你的帮助。

Rick

好的、因此 FRCLK 信号提供字对齐来允许从8个4位字的系列中形成32位字。  FRAME_VALID 信号的作用是什么？ (虽然您在之前的回复中提到过它、但它并未显示在时序图中)

Rick

没关系、我在这里找到了答案：

e2e.ti.com/.../614946

感谢您的帮助。

Rick