请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:AWR1243 各位专家:
我们一直面临着 AWR1243与外部 FPGA 之间的 SPI 通信问题。
nRESET 设置为高电平后、INTR 变为高电平并保持高电平。
因此、在这种情况下、SPI 通信似乎无法正常工作。
请您仔细研究一下并告诉我们您的观察结果吗?
当 nRESET 设置为高电平时、附加的文件显示每个线路电平。
如果您需要任何其他信息、请告诉我。
此致、
Hitoshi
e2e.ti.com/.../7532.20170814_5F00_TI_5F00_AWR1243_5F00_NRESET.pdf