请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE5818 尊敬的先生/女士：
图108、顶层布线显示 LVDS 数据和 ADC 时钟在 P 和 N 引脚之间具有延迟。
例如、通道4的 LVDS 串行化差分数据输出具有两个引脚：U13 (DOUTM4)和 T13 (DOUTP4)。 图中 T13的布线比 U13的布线更长。 我假设引脚 U13具有内部延迟、而引脚 T13等于289NFBGA 引脚间距= 0.8mm。
您能否确认该信息并提供所有差分接口引脚的延迟长度(内部接线长度)表？
此致、Vassili
