This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] awr1243:级联设计中的 SPI 配置

Guru**** 2551110 points
Other Parts Discussed in Thread: AWR1243

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/607778/awr1243-spi-configuration-in-cascade-designs

器件型号:AWR1243

您好!

我知道 AWR1243具有 SPI 接口、可通过该接口配置芯片。 我有几个问题:

如果有多个1243级联并且只有一个 SPI 控制器主站可用、那么串行配置芯片还是并行配置仍然是更好的吗? 我之所以提出这一问题、是因为具有单独的 MISO、MOSI、CLK 和 HOST_INTERR 线路会增加大量 IO 计数。  

2. AWR1243可使用的最大 SPI 频率是多少? 是20 MHz 还是更高?

3.对于器件的完整配置、是否有任何有关所有寄存器写入或 API 函数调用顺序的示例可用。 这将有助于了解配置所需的时间  
  AWR1243。

谢谢、

RJ

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 RJ、
    因此、SPI 接口不允许与多个从器件进行并行通信。 您可以将 SPI 线路从主机多路复用到 AWR 器件(CLK、MOSI、CS)、并以串行方式配置每个从器件。 对于每个从器件、主机 INT 线路应是单独的、因为该线路用于异步通信、用户将无法轻松地对其进行多路复用。

    我们支持的 SPI 频率为40MHz。

    关于级联的软件编程序列和示例,我们正在开发级联的参考硬件和软件解决方案。 我们将在有此功能可用时再向您回复。

    此致
    Vivek
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢你 Vivek! 您是否有时间安排参考硬件和软件解决方案何时可用? 感谢您的回答和帮助:)

    此致、

    RJ
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 RJ、
    在接下来的几周内、将在 TI.com 上的级联配置上发布应用手册。

    谢谢、
    Raghu