[参考译文] AFE5801：AFE5801的 Verilog HDL 或 VHDL 代码

admin

Guru**** 2535150 points

Other Parts Discussed in Thread: AFE5801

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：AFE5801
主题中讨论的其他器件：TSW1400EVM

您好！

我尝试编写 VHDL 代码、以便使用 FPGA 从 AFE5801获取输出数据。

我（不明白时钟的工作原理和数字输出形式 Δ Σ MSB？还是 LSB 优先？）、任何参考 Verilog HDL 或 VHDL 代码都会很有帮助、

谢谢、

此致、

锂离子电池

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Li、

我建议您在此处查看 TSW1400EVM 的 Verilog 代码作为指南(适用于 Altera FPGA)。

ADC 的串行数据位在 DCLK (DDR)的上升沿和下降沿上输出、单个 FCLK 周期表示整个数据采样(12位)。

我认为默认情况下、器件首先输出 LSB、但仔细查看一些旧文档(不确定是否仍然准确)、将0x10写入寄存器0x4应将器件置于 MSB 优先模式、而将0x00写入同一寄存器应为 LSB 优先。同样、我不确定此信息是否仍然准确、因为该功能已从最新数据表的寄存器映射中删除。

此致、

Olu

传感器（参考译文帖）(Read Only)